幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

SoC設計與應用(架構低功耗與FPGA實現)/前沿科技開發與應用技術叢書

  • 作者：編者:曹陽|責編:魏瑩
  • 出版社：清華大學
  • ISBN：9787302712107
  • 出版日期：2026/05/01
  • 裝幀：平裝
  • 頁數：312
人民幣：RMB 89 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書深入講解了SoC設計與應用的核心知識，並通過具體實例演練了各個知識點的應用方法。全書共10章，內容包括SoC架構概述，SoC的基本組成，SoC設計的相關工具，處理器架構設計，內存架構設計，互連架構設計，SoC電源管理設計，SoC時鐘管理設計，SoC低功耗設計，基於FPGA的賽車遊戲。本書內容豐富全面，語言簡潔且不失技術深度，易於閱讀，以極簡的文字介紹了複雜的案例。本書適用於已經了解Verilog/System Verilog語言基礎語法，想進一步學習晶元設計、CPU設計、GPU設計等硬體設計的讀者，此外，本書還可以作為大專院校相關專業的師生用書和培訓機構的專業性教材。
作者介紹
編者:曹陽|責編:魏瑩
目錄
第1章  SoC架構概述
  1.1  SoC介紹
    1.1.1  SoC的定義
    1.1.2  SoC的發展歷史
  1.2  SoC的重要性
    1.2.1  SoC在電子行業中的應用
    1.2.2  SoC的優勢
  1.3  SoC的基本組成
  1.4  SoC的發展趨勢
    1.4.1  集成度的提升
    1.4.2  功耗的優化
    1.4.3  人工智慧的嵌入
    1.4.4  其他發展趨勢
第2章  SoC的基本組成
  2.1  中央處理單元
  2.2  存儲器子系統
    2.2.1  內部緩存
    2.2.2  內存控制器
    2.2.3  RAM
    2.2.4  外存
    2.2.5  快閃記憶體
  2.3  外設介面
    2.3.1  通用串列匯流排介面
    2.3.2  SPI介面
    2.3.3  I2C介面
    2.3.4  UART介面
  2.4  匯流排結構
    2.4.1  AMBA匯流排
    2.4.2  AXI 匯流排
    2.4.3  OCP 匯流排
  2.5  中斷控制和調試模塊
第3章  SoC設計的相關工具
  3.1  IDE工具
    3.1.1  Synopsys Design Compiler
    3.1.2  Cadence Genus
    3.1.3  Xilinx Vivado
  3.2  布局布線工具
    3.2.1  Cadence Innovus
    3.2.2  Synopsys IC Compiler
  3.3  時序分析工具
    3.3.1  Synopsys PrimeTime
    3.3.2  Cadence Tempus
  3.4  功能模擬工具
    3.4.1  ModelSim
    3.4.2  Synopsys VCS
  3.5  高層次綜合工具
  3.6  下載並安裝Xilinx Vivado
    3.6.1  Xilinx Vivado的優點和功能
    3.6.2  下載並安裝Xilinx Vivado
第4章  處理器架構設計

  4.1  處理器選擇
    4.1.1  處理器核心類型選擇
    4.1.2  處理器數量選擇
  4.2  處理器性能分析
    4.2.1  時鐘頻率
    4.2.2  性能等級
  4.3  處理器指令集架構
    4.3.1  處理器指令集架構基礎
    4.3.2  在處理器上運行簡單的彙編程序
    4.3.3  處理器指令集架構設計
    4.3.4  比較不同指令集架構的性能
  4.4  處理器管理和優化
    4.4.1  配置和優化L1緩存
    4.4.2  添加和調整L2緩存
    4.4.3  使用L3緩存
  4.5  基於RISC-V的CPU SoC設計與實現系統
    4.5.1  項目介紹
    4.5.2  單周期CPU
    4.5.3  流水線CPU
第5章  內存架構設計
  5.1  內存類型選擇
    5.1.1  SRAM
    5.1.2  DRAM
    5.1.3  eDRAM
    5.1.4  NVRAM
    5.1.5  快閃記憶體
    5.1.6  ROM
    5.1.7  LPDDR
    5.1.8  GDDR
    5.1.9  BRAM
  5.2  存儲層次結構設計
    5.2.1  SoC存儲層次結構設計
    5.2.2  存儲容量需求和帶寬需求
  5.3  基於FIR濾波器的數據處理與驗證系統
    5.3.1  項目介紹
    5.3.2  BRAM設計
    5.3.3  FIR濾波器模塊
    5.3.4  FIR測試
第6章  互連架構設計
  6.1  匯流排架構的選擇
    6.1.1  匯流排架構概述
    6.1.2  AXI匯流排
    6.1.3  AMBA匯流排
  6.2  數據通路設計
    6.2.1  數據通路概述
    6.2.2  寄存器文件設計
  6.3  外設介面配置
    6.3.1  外設介面概述
    6.3.2  UART介面
    6.3.3  SPI介面

    6.3.4  I2C介面
    6.3.5  USB介面
  6.4  SoC晶元互連網路設計
    6.4.1  互連網路的重要性
    6.4.2  互連網路在整個系統中的作用
    6.4.3  SoC互連網路設計原則
    6.4.4  SoC互連網路設計流程
  6.5  基於AHB-Lite SoC的USB全速批量傳輸系統
    6.5.1  項目介紹
    6.5.2  系統架構
    6.5.3  協議控制器
    6.5.4  數據緩衝區
    6.5.5  USB RX模塊架構
    6.5.6  USB TX模塊架構
    6.5.7  具體實現
第7章  SoC電源管理設計
  7.1  電源分配
    7.1.1  輸入電壓選擇
    7.1.2  輸入電壓轉換
    7.1.3  電壓調節
    7.1.4  電源分配網路
  7.2  電源域和電壓域設計
    7.2.1  電源域劃分與管理
    7.2.2  電壓域劃分與電平轉換
    7.2.3  電源域和電壓域之間的隔離與通信
  7.3  晶元溫度管理
    7.3.1  溫度感測器選擇
    7.3.2  溫度監測與控制
    7.3.3  散熱設計
  7.4  動態電壓和頻率調整
    7.4.1  DVFS概述與原理
    7.4.2  DVFS實施策略
    7.4.3  DVFS在不同工作負載下的應用
  7.5  電源管理單元
    7.5.1  PMU架構與功能
    7.5.2  PMU的電源控制策略
    7.5.3  PMU的電源調節和轉換
  7.6  電源監控和反饋
    7.6.1  電源監控感測器
    7.6.2  實時電源狀態監控
    7.6.3  電源反饋控制機制
第8章  SoC時鐘管理設計
  8.1  時鐘源選擇
    8.1.1  內部時鐘源
    8.1.2  外部時鐘源
  8.2  時鐘分頻和分配網路設計
    8.2.1  時鐘分頻器設計
    8.2.2  時鐘分配網路設計
  8.3  時序約束
    8.3.1  建立時序約束

    8.3.2  保持時序約束
    8.3.3  時鐘偏移約束
  8.4  基於Altera DE1-SoC FPGA的時鐘系統
    8.4.1  項目介紹
    8.4.2  功能模塊
    8.4.3  核心模塊
    8.4.4  音頻處理模塊
    8.4.5  顯示控制模塊
    8.4.6  用戶界面和顯示模塊
    8.4.7  配置和控制模塊
    8.4.8  輔助模塊
    8.4.9  編譯、運行、部署
第9章  SoC低功耗設計
  9.1  低功耗設計概述
    9.1.1  低功耗設計的重要性
    9.1.2  低功耗設計的基本原理
    9.1.3  低功耗設計的挑戰和目標
  9.2  SoC低功耗設計方法
    9.2.1  電源管理策略
    9.2.2  電路級優化
    9.2.3  工藝選擇和器件選型
  9.3  低功耗橋接器系統
    9.3.1  項目介紹
    9.3.2  AHB匯流排從設備模塊
    9.3.3  APB匯流排主設備模塊
    9.3.4  FIFO控制器模塊
    9.3.5  頂層橋接器模塊
    9.3.6  頂層封裝模塊
第10章  基於FPGA的賽車遊戲
  10.1  背景介紹
  10.2  項目介紹
  10.3  準備工作
    10.3.1  硬體準備和軟體準備
    10.3.2  準備素材圖片
  10.4  圖像ROM模塊
    10.4.1  車載ROM
    10.4.2  賽車賽道ROM
    10.4.3  爆炸場景ROM
    10.4.4  起始畫面ROM
    10.4.5  勝利畫面ROM
  10.5  PS/2控制器介面
    10.5.1  接收PS/2數據
    10.5.2  PS/2發送模塊
    10.5.3  PS/2介面的讀取和處理
    10.5.4  PS/2控制器
  10.6  遊戲引擎
    10.6.1  遊戲控制和狀態轉換
    10.6.2  圖形環境車輛移動控制模塊
    10.6.3  遊戲填充
  10.7  VGA處理

    10.7.1  VGA適配器
    10.7.2  VGA地址轉換器
    10.7.3  VGA控制器模塊
    10.7.4  VGA時鐘信號
  10.8  FPGA頂層設計
  10.9  編譯運行

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032