幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

ESD設計與綜合(精)/電氣與電子工程經典譯叢

  • 作者：(美)史蒂文·H.沃爾德曼|責編:劉星寧|譯者:劉志偉//劉繼芝//雷鑑銘//鄒雪城//劉俊傑
  • 出版社：機械工業
  • ISBN：9787111807629
  • 出版日期：2026/05/01
  • 裝幀：精裝
  • 頁數：228
人民幣：RMB 109 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書是Steven H.Voldman博士所著的ESD: Design and Synthesis的中文翻譯版。本書的目的在於教會讀者半導體晶元上ESD設計的「藝術」。全書的線索按照如下順序：版圖布局、結構、電源軌及電源軌的ESD網路、ESD信號引腳解決方案、保護環還有一大批實現的實例。這條線索同其他已公開的大部分相關資料不同，但卻更貼近實際團隊在實現ESD設計過程中所採用的方法。除此之外，本書還介紹了當下處於熱議的許多結構和概念。同時還展示了如DRAM、SRAM、圖像處理器晶元、微處理器、混合電壓到混合信號應用，以及版圖布局等實例。最後，本書還介紹了其他資料中尚未討論過的話題，包括電源匯流排結構、保護環、版圖布局。
    本書適合需要學習和參考ESD相關設計的工程師，或需要學習ESD相關知識的微電子學和集成電路設計等專業高年級本科生和研究生閱讀。
作者介紹
(美)史蒂文·H.沃爾德曼|責編:劉星寧|譯者:劉志偉//劉繼芝//雷鑑銘//鄒雪城//劉俊傑
    史蒂文·H.沃爾德曼     IEEE會員，畢業於麻省理工學院(MIT)。沃爾德曼博士在舊M從事半導體開發工作有25年時間。他擁有259件美國發明專利，並撰寫了至少150篇技術文章。在舊M，沃爾德曼博士獲得了67次發明成就獎。他是被授予lBM大師級發明家和lBM頂級發明人稱號的人員之一。沃爾德曼博士還是專利訴訟中的專家證人，並成立了一家從事商業支持專利、專利撰寫和專利訴訟咨詢的有限責任公司。沃爾德曼博士在馬來西亞、斯里蘭卡、塞內加爾、史瓦濟蘭和美國提供發明、創新和專利方面的導師輔導和短期課程，他還為高校員工和國際學生提供課程及互動。
目錄
出版說明
作者簡介
譯者序
原書前言
原書致謝
第1章  ESD設計綜合
  1.1  ESD設計綜合與系統結構流程
    1.1.1  自頂向下的ESD設計
    1.1.2  自底向上的ESD設計
    1.1.3  自頂向下的ESD設計—存儲器晶元
    1.1.4  自頂向下的ESD設計—ASIC設計系統
  1.2  ESD設計—信號通路和備用電流通路
  1.3  ESD電路和原理圖結構思想
    1.3.1  理想的ESD網路和直流電流-電壓設計窗口
    1.3.2  ESD設計窗口
    1.3.3  頻域設計窗口下的理想ESD網路
  1.4  半導體晶元和ESD設計方案的映射
    1.4.1  半導體製造商之間的映射
    1.4.2  ESD設計在不同工藝之間的映射
    1.4.3  從雙極工藝向CMOS工藝的映射
    1.4.4  從數字CMOS工藝向數模混合CMOS工藝的映射
    1.4.5  從體硅CMOS工藝向絕緣襯底上的硅（SOI）工藝的映射
    1.4.6  ESD設計—由CMOS向RF CMOS工藝的映射
  1.5  ESD晶元結構和ESD測試標準
  1.6  ESD測試
    1.6.1  ESD質量鑒定測試
    1.6.2  ESD測試模型
    1.6.3  ESD特性測試
    1.6.4  TLP測試
  1.7  ESD晶元結構和ESD備用電流通路
    1.7.1  ESD電路、I/O和核心
    1.7.2  ESD信號引腳電路
    1.7.3  ESD電源鉗位網路
    1.7.4  ESD軌間電路
    1.7.5  ESD設計和雜訊
    1.7.6  內部信號通路的ESD網路
    1.7.7  跨區域ESD網路
  1.8  ESD網路、順序和晶元結構
  1.9  ESD設計綜合—無閂鎖的ESD網路
  1.10  ESD設計思想—器件之間的緩衝
  1.11  ESD設計思想—器件之間的鎮流
  1.12  ESD設計思想—器件內部的鎮流
  1.13  ESD設計思想—分散式負載技術
  1.14  ESD設計思想—虛設電路
  1.15  ESD設計思想—電源去耦
  1.16  ESD設計思想—反饋環去耦
  1.17  ESD版圖和布局相關的思想
    1.17.1  設計對稱
    1.17.2  設計分段
    1.17.3  ESD設計思想—利用空白空間

    1.17.4  ESD設計綜合—跨晶元線寬偏差（ACLV）
    1.17.5  ESD設計思想—虛設圖形
    1.17.6  ESD設計思想—虛設掩膜
    1.17.7  ESD設計思想—鄰接
  1.18  ESD設計思想—模擬電路技術
  1.19  ESD設計思想—引線鍵合
  1.20  設計規則
    1.20.1  ESD設計規則檢查（DRC）
    1.20.2  ESD版圖和原理圖（LVS）
    1.20.3  電學電阻檢查（ERC）
  1.21  總結和結束語
  習題
  參考文獻
第2章  ESD架構和平面布局
  2.1  ESD平面布局設計
  2.2  外圍I/O設計
    2.2.1  焊盤限制的外圍I/O設計結構
    2.2.2  焊盤限制的外圍I/O設計結構—交錯I/O
    2.2.3  核心電路限制的外圍I/O設計結構
  2.3  在外圍I/O設計結構中集成ESD電源鉗位單元
    2.3.1  外圍I/O設計結構中在半導體晶元拐角處集成ESD電源鉗位單元
    2.3.2  在外圍I/O設計結構中集成ESD電源鉗位單元—電源焊盤
  2.4  在外圍I/O設計結構中集成ESD電源鉗位單元—主/從ESD電源鉗位單元系統
  2.5  陣列I/O
    2.5.1  陣列I/O—片外驅動模塊
    2.5.2  陣列I/O四位組結構
    2.5.3  陣列I/O成對結構
    2.5.4  陣列I/O—全分散式
  2.6  ESD架構—虛設匯流排結構
    2.6.1  ESD架構—虛設VDD匯流排
    2.6.2  ESD架構—虛設接地（VSS）匯流排
  2.7  本地電壓電源供給結構
  2.8  混合電壓結構
    2.8.1  混合電壓結構—單電源供給
    2.8.2  混合電壓結構—雙電源供給
  2.9  混合信號結構
    2.9.1  混合信號結構—二極體
    2.9.2  混合信號結構—CMOS
  2.10  混合系統結構—數字和模擬CMOS
    2.10.1  數字和模擬CMOS結構
    2.10.2  數字和模擬平面布局—模擬電路布局
  2.11  混合信號結構—數字、模擬和RF結構
  2.12  總結和結束語
  習題
  參考文獻
第3章  ESD電源網路設計
  3.1  ESD電源網路
    3.1.1  ESD電源網路—ESD設計關鍵參數
    3.1.2  ESD和備用通路—ESD電源網路電阻的作用
  3.2  半導體晶元阻抗

  3.3  互連失效和動態導通電阻
    3.3.1  互連動態導通電阻
    3.3.2  鈦/鋁/鈦互連失效
    3.3.3  銅互連失效
    3.3.4  互連材料的熔點
  3.4  互連連線和通孔指南
    3.4.1  針對人體模型（HBM）ESD事件的互連連線和通孔指南
    3.4.2  針對機器模型（MM）ESD事件的互連連線和通孔指南
    3.4.3  針對充電設備模型（CDM）ESD事件的互連連線和通孔指南
    3.4.4  針對人體金屬模型（HMM）和IEC 61000-4-2 ESD事件的互連連線和通孔指南
    3.4.5  連線和通孔的ESD指標
  3.5  ESD電源網路電阻
    3.5.1  電源網路設計—ESD電源網路輸入電阻
    3.5.2  ESD輸入到電源網路連接—沿ESD匯流排的電阻
    3.5.3  電源網路設計—ESD電源鉗位到電源網路電阻評估
    3.5.4  電源網路設計—電阻評估
    3.5.5  電源網路設計分佈表示
  3.6  電源網路版圖設計
    3.6.1  電源網路設計—電源網路的開槽
    3.6.2  電源網路設計—電源網路的分割
    3.6.3  電源網路設計—晶元邊角
    3.6.4  電源網路設計—金屬層堆疊
    3.6.5  電源網路設計—連線槽和編織狀電源匯流排設計
  3.7  ESD規格電源網路的注意事項
    3.7.1  充電設備模型標準電源網路和互連設計注意事項
    3.7.2  人體金屬模型與IEC標準電源網路和互連設計注意事項
  3.8  電源網路設計綜合—ESD設計規則檢驗方法
    3.8.1  電源網路設計分析—應用ESD虛擬設計級的ESD DRC方法
    3.8.2  電源網路設計綜合—應用ESD互連參數化單元的ESD DRC方法
  3.9  總結和結束語
  習題
  參考文獻
第4章  ESD電源鉗位
  4.1  ESD電源鉗位
    4.1.1  ESD電源鉗位的分類
    4.1.2  ESD電源鉗位的設計綜合—關鍵設計參數
  4.2  ESD電源鉗位的設計綜合
    4.2.1  瞬時響應頻率觸發元件及ESD頻率窗口
    4.2.2  ESD電源鉗位頻率設計窗口
    4.2.3  ESD電源鉗位的設計綜合—電壓觸發的ESD觸發元件
  4.3  ESD電源鉗位設計綜合—ESD電壓鉗位分流元件
    4.3.1  ESD電源鉗位觸發條件與分流單元失效
    4.3.2  ESD鉗位元件—寬度縮放
    4.3.3  ESD鉗位元件—導通電阻
    4.3.4  ESD鉗位元件—安全工作區域
  4.4  ESD電源鉗位問題
    4.4.1  ESD電源鉗位問題—上電與斷電
    4.4.2  ESD電源鉗位問題—誤觸發
    4.4.3  ESD電源鉗位問題—預充電
    4.4.4  ESD電源鉗位問題—充電延遲

  4.5  ESD電源鉗位設計
    4.5.1  本地的電源供給RC觸發MOSFET ESD電源鉗位
    4.5.2  非本地的電源供給RC觸發MOSFET ESD電源鉗位
    4.5.3  改良的反相器級反饋的ESD電源鉗位網路
    4.5.4  ESD電源鉗位設計綜合—正向偏置觸發的ESD電源鉗位
    4.5.5  ESD電源鉗位設計綜合—IEC 61000-4-2響應的ESD電源鉗位
    4.5.6  ESD電源鉗位設計綜合—對預充電與充電延遲不敏感的ESD電源鉗位
  4.6  ESD電源鉗位設計綜合—雙極型ESD電源鉗位
    4.6.1  應用齊納擊穿觸發元件的雙極型ESD電源鉗位
    4.6.2  應用雙極晶體管BVCEO擊穿觸發元件的雙極型ESD電源鉗位
    4.6.3  應用BVCEO雙極晶體管觸發及可變觸發串聯二極體
網路的雙極型ESD電源鉗位
    4.6.4  應用頻率觸發元件的雙極型ESD電源鉗位
  4.7  ESD電源鉗位主/從系統
  4.8  總結和結束語
  習題
  參考文獻
第5章  ESD信號引腳網路的設計與綜合
  5.1  ESD信號引腳結構
    5.1.1  ESD信號引腳網路的分類
    5.1.2  ESD信號器件的ESD設計綜合—關鍵設計參數
  5.2  ESD輸入結構—ESD和引線鍵合焊盤布局
    5.2.1  ESD和引線鍵合焊盤的布局與綜合
    5.2.2  引線鍵合焊盤間的ESD結構
    5.2.3  分離I/O和引線鍵合焊盤
    5.2.4  分離與焊盤相鄰的ESD
    5.2.5  ESD結構部分位於焊盤下方
    5.2.6  ESD結構位於焊盤下方和焊盤之間
    5.2.7  ESD電路和RF焊盤集成
    5.2.8  引線鍵合焊盤下的RF ESD信號焊盤結構
  5.3  ESD設計綜合和MOSFET的布局
    5.3.1  MOSFET關鍵設計參數
    5.3.2  帶有硅化物阻擋掩膜版的單個MOSFET
    5.3.3  串聯共源共柵MOSFET
    5.3.4  三阱MOSFET
  5.4  ESD二極體的設計綜合和版圖
    5.4.1  ESD二極體的關鍵設計參數
    5.4.2  雙二極體網路的ESD設計綜合
    5.4.3  二極體串的ESD設計綜合
    5.4.4  背靠背二極體串的ESD設計綜合
    5.4.5  差分對ESD設計綜合
  5.5  SCR的ESD設計綜合
    5.5.1  單向SCR的ESD設計綜合
    5.5.2  雙向SCR的ESD設計綜合
    5.5.3  SCR的ESD設計綜合—外圍觸發元件
  5.6  電阻的ESD設計綜合和布局
    5.6.1  多晶硅電阻設計布局
    5.6.2  擴散電阻設計布局
    5.6.3  p擴散電阻設計布局
    5.6.4  n擴散電阻設計

    5.6.5  埋置電阻
    5.6.6  n阱電阻
  5.7  電感的ESD設計綜合
  5.8  總結和結束語
  習題
  參考文獻
第6章  保護環的設計與綜合
  6.1  保護環的設計與集成
  6.2  保護環的特性
    6.2.1  保護環的效率
    6.2.2  保護環理論—廣義雙極晶體管的視角
    6.2.3  保護環理論—逃逸概率的視角
    6.2.4  保護環—注入效率
  6.3  半導體晶元划片槽保護環
  6.4  I/O到內核保護環
  6.5  I/O到I/O保護環
  6.6  I/O內部保護環
    6.6.1  I/O單元內部保護環
    6.6.2  ESD到I/O的片外驅動保護環
  6.7  ESD信號引腳保護環
  6.8  保護環元件庫
    6.8.1  n溝道MOSFET保護環
    6.8.2  p溝道MOSFET保護環
    6.8.3  RF保護環
  6.9  混合信號電路保護環—數字到模擬
  6.10  混合電壓保護環—從高壓到低壓
  6.11  無源和有源保護環
    6.11.1  無源保護環
    6.11.2  有源保護環
  6.12  槽隔離保護環
  6.13  硅通孔保護環
  6.14  保護環DRC
    6.14.1  內部閂鎖和保護環設計規則
    6.14.2  外部閂鎖保護環設計規則
  6.15  保護環和電腦輔助設計方法
    6.15.1  內置的保護環
    6.15.2  p-cell保護環
    6.15.3  保護環p-cell的SKILL代碼
    6.15.4  保護環電阻電腦輔助設計檢查
    6.15.5  保護環調整的后處理方法
  6.16  總結和結束語
  習題
  參考文獻
第7章  ESD全晶元設計—集成與結構
  7.1  設計綜合與集成
  7.2  數字設計
  7.3  定製設計和標準單元設計
  7.4  存儲器ESD設計
    7.4.1  DRAM設計
    7.4.2  SRAM設計

    7.4.3  非揮發性RAM ESD設計
  7.5  微處理器ESD設計
    7.5.1  具有5-3.3V介面的3.3V微處理器
    7.5.2  具有5-2.5V介面的2.5V微處理器
    7.5.3  具有3.3-1.8V介面的1.8V微處理器
  7.6  專用集成電路（ASIC）
    7.6.1  ASIC ESD設計
    7.6.2  ASIC設計門陣列標準單元I/O
    7.6.3  多電源軌ASIC設計系統
    7.6.4  具有電壓島的ASIC設計系統
  7.7  CMOS圖像處理晶元設計
    7.7.1  長/窄標準單元的CMOS圖像處理晶元設計
    7.7.2  短/寬標準單元的CMOS圖像處理晶元設計
  7.8  混合信號結構
    7.8.1  混合信號結構—數字和模擬
    7.8.2  混合信號結構—數字、模擬和RF
  7.9  總結和結束語
  習題
  參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032