幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

FPGA時序約束理論與工程實戰

  • 作者：米聯客//韓歆韻//楊鈞傑|責編:劉雲//吳秀川
  • 出版社：北京大學
  • ISBN：9787301371367
  • 出版日期：2026/02/01
  • 裝幀：平裝
  • 頁數：218
人民幣：RMB 69 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書系統闡述現場可編程門陣列（Field Programmable Gate Array，FPGA）設計中的時序分析與約束技術，從時序約束的基本概念講起，逐步深入到不同時序模型的約束方法，並結合實戰案例，帶領讀者掌握核心技能，有效避免設計中的時序違例。
    全書共14章，內容覆蓋時鐘與觸發器特性、靜態時序分析、建立/保持時間與時間裕量、時序路徑模型等基礎知識；進而詳細講解主時鐘、生成時鐘、虛擬時鐘、輸入/輸出延時、偽路徑、多周期路徑、最大最小延遲等關鍵約束語法與設置，並介紹FPGA代碼設計中的時序收斂方法。為強化實戰，書中提供了豐富的案例，包括常用的精簡千兆介質無關介面（RGMII）、模數轉換器（ADC）/數模轉換器（DAC）、串列外設介面（SPI）、內部集成電路（FC）介面等約束實例。
    本書內容通俗易懂，案例豐富，實用性強，不僅非常適合FPGA初學者、進階開發者，以及對時序分析感興趣的技術愛好者閱讀，也可作為相關領域理想的培訓教材。
作者介紹
米聯客//韓歆韻//楊鈞傑|責編:劉雲//吳秀川
目錄
第1章  時序約束概述
  1.1  什麼是時序約束
  1.2  時序約束的影響
  1.3  如何學習時序約束
    1.3.1  時序約束的基本概念
    1.3.2  時序約束方法
    1.3.3  FPGA代碼設計中的時序收斂方法
  1.4  總結
第2章  時序約束基礎
  2.1  時鐘
    2.1.1  時鐘的不確定性
    2.1.2  時鐘偏差
    2.1.3  時鐘抖動
  2.2  觸發器
    2.2.1  觸發器定義
    2.2.2  觸發器特性
  2.3  靜態時序分析概念
  2.4  時序路徑模型
  2.5  數據到達路徑和數據需求路徑
  2.6  發射沿和鎖存沿
  2.7  建立時間和保持時間的關係
  2.8  建立時間裕量和保持時間裕量
  2.9  總結
第3章  時鐘約束
  3.1  主時鐘約束
  3.2  生成時鐘約束
  3.3  虛擬時鐘約束
    3.3.1  虛擬時鐘和物理時鐘的比較
    3.3.2  虛擬時鐘的應用場景
  3.4  時鐘特性約束
    3.4.1  用戶時鐘不確定性
    3.4.2  時鐘延時
  3.5  總結
第4章  時序的基本路徑分析
  4.1  時序的基本路徑概述
  4.2  寄存器到寄存器的時序路徑分析
  4.3  輸入延遲時序路徑分析
    4.3.1  系統同步分析
    4.3.2  源同步分析
  4.4  輸出延遲時序路徑分析
    4.4.1  系統同步分析
    4.4.2  源同步分析
  4.5  引腳到引腳的時序路徑分析
  4.6  總結
第5章  輸入延遲約束
  5.1  系統同步輸入約束
    5.1.1  系統同步介面單沿採樣
    5.1.2  系統同步介面雙沿採樣
  5.2  源同步輸入約束
    5.2.1  源同步介面單沿採樣中心對齊

    5.2.2  源同步介面雙沿採樣中心對齊
    5.2.3  源同步介面單沿採樣邊對齊
    5.2.4  源同步介面雙沿採樣邊對齊
  5.3  總結
第6章  輸出延遲約束
  6.1  系統同步輸出約束
    6.1.1  系統同步介面單沿採樣
    6.1.2  系統同步介面雙沿採樣
  6.2  源同步輸出約束
    6.2.1  源同步介面單沿採樣
    6.2.2  源同步介面雙沿採樣
  6.3  總結
第7章  時序例外約束
  7.1  偽路徑約束
  7.2  多周期約束
    7.2.1  End Multicycle Setup
    7.2.2  Start Multicycle Setup
    7.2.3  Start Multicycle Hold
    7.2.4  End Multicycle Hold
    7.2.5  同頻同相的多周期約束
    7.2.6  同頻不同相的多周期約束
    7.2.7  快時鐘域到慢時鐘域的多周期約束
    7.2.8  慢時鐘域到快時鐘域的多周期約束
  7.3  最大最小延遲約束
  7.4  總結
第8章  FPGA代碼設計中的時序收斂方法
  8.1  複位電路設計
    8.1.1  同步複位
    8.1.2  非同步複位
    8.1.3  非同步複位同步釋放
  8.2  跨時鐘域設計
    8.2.1  單比特信號跨時鐘域
    8.2.2  多比特信號跨時鐘域
  8.3  代碼模塊的拆分
  8.4  時鐘組
  8.5  總結
第9章  時序分析和時序約束演練
  9.1  時序分析工具的使用
    9.1.1  添加約束
    9.1.2  查看時序報告
  9.2  內部路徑時序報告分析
    9.2.1  路徑分析
    9.2.2  片內資源時序優化
  9.3  輸入延遲時序優化
    9.3.1  時鐘直接輸入的情況
    9.3.2  時鐘經過PLL的情況
  9.4  輸出延遲時序優化
    9.4.1  隨時鐘選擇
    9.4.2  輸出延遲時序違例解決辦法
    9.4.3  輸出延遲和輸入延遲的區分

  9.5  總結
第10章  千兆乙太網RGMII約束實例
  10.1  RGMII
    10.1.1  RGMII信號定義
    10.1.2  RGMII信號組合定義
    10.1.3  RGMII的三種速率模式
  10.2  RGMII時序
    10.2.1  發送端
    10.2.2  接收端
    10.2.3  B50610RGMII PHY
    10.2.48  8E1518RGMII PHY
    10.2.5  RTL8211RGMII PHY
    10.2.6  YT8531(D)CRGMII介面PHY
  10.3  RGMII時序約束
    10.3.1  RX介面延時模式約束
    10.3.2  RX介面非延時模式約束
    10.3.3  TX介面延時模式約束
    10.3.4  TX介面非延時模式約束
  10.4  總結
第11章  ADS422x介面約束實例
  11.11  25MHz時鐘採樣的情況
  11.22  50MHz時鐘採樣的情況
  11.3  總結
第12章  AD9248/AD9767介面約束實例
  12.1  AD
  12.2  AD
  12.3  總結
第13章  SPIAD7606約束實例
  13.1  AD
  13.2  總結
第14章  EEPROMI2C匯流排約束實例
  14.1  M24C
  14.2  總結

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032