幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

數字晶元後端設計基礎與實踐(微課版工信精品電子信息系列教材)

  • 作者：編者:田曉華|責編:趙亮
  • 出版社：人民郵電
  • ISBN：9787115664365
  • 出版日期：2025/09/01
  • 裝幀：平裝
  • 頁數：216
人民幣：RMB 59.8 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書結合編者多年的數字晶元後端設計經驗編寫，輔以多個項目實踐，以幫助讀者提升實操能力。
    本書主要介紹數字晶元後端設計相關知識及相關工具的使用。全書共11個模塊，其中模塊一為數字晶元後端設計基礎；模塊二?模塊十以實際的數字晶元後端設計流程為主線，介紹數字晶元後端設計的相關內容，包括邏輯綜合、形式驗證、可測試性設計、布局布線、物理驗證、RC參數提取、靜態時序分析、模擬驗證、晶元流片前簽核等；模塊十一為數字晶元後端設計全流程項目實踐。
    本書可以作為高等院校電子信息及微電子相關專業的教材，也可供集成電路領域的科研人員和工程師參考。
作者介紹
編者:田曉華|責編:趙亮
目錄
模塊一  數字晶元後端設計基礎
  1.1  CMOS工藝介紹
  1.2  數字晶元設計基礎理論
    1.2.1  晶體管級電路設計
    1.2.2  門級電路設計
    1.2.3  模塊級電路設計
    1.2.4  晶元級電路設計
  1.3  標準單元庫介紹
    1.3.1  物理庫
    1.3.2  時序庫
    1.3.3  功耗庫
    1.3.4  雜訊庫
    1.3.5  標準單元庫設計
  1.4  數字晶元設計流程介紹
  1.5  數字後端EDA工具介紹
  1.6  模塊小結
  1.7  習題
模塊二  邏輯綜合
  2.1  邏輯綜合概念
  2.2  邏輯綜合流程
  2.3  邏輯綜合項目實踐
  2.4  模塊小結
  2.5  習題
模塊三  形式驗證*
  3.1  形式驗證概念
  3.2  形式驗證應用
  3.3  形式驗證流程
    3.3.1  理解形式驗證流程
    3.3.2  讀入設計
    3.3.3  創建約束
    3.3.4  匹配比較點
    3.3.5  驗證比較點功能的一致性
  3.4  形式驗證項目實踐
  3.5  模塊小結
  3.6  習題
模塊四  可測試性設計*
  4.1  掃描鏈插入及ATPG
    4.1.1  掃描鏈
    4.1.2  ATPG
  4.2  BIST
  4.3  DFT電路生成步驟
  4.4  DFT項目實踐
  4.5  模塊小結
  4.6  習題
模塊五  布局布線
  5.1  數據準備
    5.1.1  標準單元/宏單元I/O單元
    5.1.2  工藝文件
    5.1.3  電阻電容模型文件
    5.1.4  門級網表文件

    5.1.5  設計約束文件
    5.1.6  I/O單元位置設置
    5.1.7  數據準備項目實踐
  5.2  布圖規劃設計
    5.2.1  晶元尺寸確定
    5.2.2  I/O單元位置確定
    5.2.3  電源I/O單元的位置確定
    5.2.4  存儲IP布局布線
    5.2.5  IP的布局布線考慮
    5.2.6  禁止布局設置
  5.3  電源規劃設計
    5.3.1  電源網路規劃
    5.3.2  數模混合和多電源多電壓供電電源規劃
    5.3.3  晶元布圖規劃項目實踐
  5.4  布局
    5.4.1  布局前的檢查和設置
    5.4.2  掃描鏈重排
    5.4.3  布局優化
    5.4.4  檢查布局后擁塞
    5.4.5  檢查布局后的時序
    5.4.6  布局項目實踐
  5.5  時鐘樹綜合
    5.5.1  時鐘樹的概念
    5.5.2  時鐘樹的兩個目標
    5.5.3  時鐘偏差均衡的幾種情況
    5.5.4  時序/功耗/掃描鏈/擁塞優化
    5.5.5  時鐘樹布線和非默認規則布線
    5.5.6  時鐘樹綜合項目實踐
  5.6  布線
    5.6.1  全局布線
    5.6.2  布線軌道分配
    5.6.3  詳細布線
    5.6.4  布線項目實踐
  5.7  工程變更命令
    5.7.1  修復時序問題的ECO
    5.7.2  功能修改的ECO
    5.7.3  預留晶元流片后的ECO
  5.8  層次化設計
    5.8.1  虛擬布局和子模塊劃分
    5.8.2  子模塊的引腳設置
    5.8.3  子模塊的布局布線實現策略
  5.9  模塊小結
  5.10  習題
模塊六  物理驗證
  6.1  DRC
  6.2  ERC
  6.3  LVS檢查
    6.3.1  LVS檢查流程
    6.3.2  LVS錯誤類型
  6.4  物理驗證項目實踐*

  6.5  模塊小結
  6.6  習題
模塊七  RC參數提取*
  7.1  RC參數提取的電路模型
  7.2  RC參數提取流程
  7.3  RC參數提取項目實踐
  7.4  模塊小結
  7.5  習題
模塊八  靜態時序分析
  8.1  靜態時序分析的基本知識
  8.2  時序約束相關文件介紹
  8.3  靜態時序分析的基本流程
  8.4  實例報告解讀
  8.5  功耗優化與ECO時序修復
  8.6  靜態時序分析案例
  8.7  模塊小結
  8.8  習題
模塊九  模擬驗證
  9.1  模擬工具
  9.2  功能模擬
  9.3  時序模擬*
  9.4  模塊小結
  9.5  習題
模塊十  晶元流片前簽核
  10.1  簽核
    10.1.1  簽核的主要工作
    10.1.2  簽核的要點
    10.1.3  簽核檢查清單
  10.2  時序驗證*
    10.2.1  反向標定
    10.2.2  時序分析與功耗分析
    10.2.3  時序分析與信號完整性
    10.2.4  用MMMC做時序驗證的方法
    10.2.5  用MMMC做時序驗證的實例
  10.3  物理驗證與晶元組裝
    10.3.1  設計規則檢查
    10.3.2  光刻檢查與可製造性設計
    10.3.3  電路檢查*
    10.3.4  晶元集成
  10.4  形式驗證與ECO
    10.4.1  形式驗證
    10.4.2  ECO
  10.5  數據交換及檢查
    10.5.1  數據交換
    10.5.2  檢查內容及方法
  10.6  模塊小結
  10.7  習題
模塊十一  數字晶元後端設計全流程項目實踐
  11.1  SPI模塊項目實踐
    11.1.1  邏輯綜合

    11.1.2  DFT
    11.1.3  形式驗證
    11.1.4  ICC後端設計腳本和數據目錄結構
    11.1.5  準備數據和變數設置
    11.1.6  布圖規劃和創建電源網格
    11.1.7  保存設計並輸出布圖規劃
    11.1.8  標準單元的布局和優化
    11.1.9  時鐘樹綜合
    11.1.10  布線及優化
    11.1.11  DRC及LVS檢查
    11.1.12  靜態功耗分析
    11.1.13  輸出版圖數據
    11.1.14  用Star-RCXT提取RC參數
    11.1.15  PT STA
  11.2  ADC晶元項目實踐
    11.2.1  數據設置
    11.2.2  設計規劃
    11.2.3  標準單元的布局和優化
    11.2.4  時鐘樹綜合
    11.2.5  布線及優化
    11.2.6  RC參數提取
    11.2.7  PT STA
    11.2.8  DRC及LVS檢查
  11.3  JPEG編碼器模塊項目實踐
    11.3.1  邏輯綜合
    11.3.2  數據設置
    11.3.3  設計規劃
    11.3.4  標準單元的布局和優化
    11.3.5  時鐘樹綜合
    11.3.6  布線及優化
    11.3.7  RC參數提取
    11.3.8  PT STA
    11.3.9  DRC及LVS檢查
  11.4  模塊小結
  11.5  習題

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032