內容大鋼
本書系統介紹了數字邏輯的基本理論和數字電路設計的方法，重點闡述了數字邏輯基礎、數制與編碼、邏輯代數基礎、邏輯門電路、組合邏輯電路、集成觸發器和時序邏輯電路的分析和設計等內容。
全書共分為10章。其中第1?4章為數字邏輯基礎，分別介紹數字邏輯基礎、數制與編碼、邏輯代數基礎、邏輯門電路；第5章為組合邏輯電路；第6章為集成觸發器；第7、8章分別為同步時序邏輯電路和非同步時序邏輯電路；第9章為電路設計的模擬實現；第10章為Verilog的電路設計。
為便於讀者高效學習，快速掌握數字邏輯基本理論和模擬實現方法，本書作者精心製作了經典的案例源碼，並對重點難點內容錄製了詳細的講解視頻和案例操作視頻。
本書可作為高等學校電腦、電子、通信及自動化專業本科生和高職高專學生的教材，也可作為其他相關領域的工程技術人員自學數字邏輯及數字電路設計等工程應用的入門參考讀物。
目錄
第1章 數字邏輯基礎
1.1 數字邏輯系統
1.1.1 數字信號
1.1.2 數字波形
1.1.3 數字邏輯系統特點
1.2 電腦系統
1.2.1 電腦系統組成
1.2.2 電腦系統抽象層次
1.3 數字邏輯及數字電路
1.3.1 數字邏輯及應用
1.3.2 數字電路及電路設計
1.3.3 模擬軟體及硬體描述語言
第2章 數制與編碼
2.1 計數體制
2.1.1 十進位數
2.1.2 二進位數
2.1.3 八進位數和十六進位數
2.1.4 數制的轉換
2.2 帶符號數的代碼表示
2.2.1 機器數與真值
2.2.2 原碼
2.2.3 反碼
2.2.4 補碼
2.2.5 機器數的加減運算
2.2.6 十進位的補數
2.3 數的定點表示與浮點表示
2.3.1 數的定點表示法
2.3.2 數的浮點表示法
2.4 數碼與字元的代碼表示
2.4.1 十進位數的二進位編碼（BCD碼）
2.4.2 可靠性編碼
2.4.3 字元編碼及字符集
第3章 邏輯代數基礎
3.1 邏輯代數的基本概念
3.1.1 邏輯變數與邏輯函數
3.1.2 基本邏輯運算及基本邏輯門
3.2 邏輯代數的公理、定理及規則
3.2.1 邏輯代數的公理和基本定理
3.2.2 邏輯代數的基本規則
3.3 邏輯函數的表示方法
3.3.1 邏輯函數的基本形式
3.3.2 邏輯函數的標準形式
3.3.3 邏輯函數表達式的轉換
3.4 邏輯函數的化簡
3.4.1 公式法化簡
3.4.2 卡諾圖法化簡
3.4.3 具有無關項的邏輯函數及其化簡
第4章 邏輯門電路
4.1 概述
4.2 半導體管的開關特性
4.2.1 半導體基礎
4.2.2 PN結及其特性
4.2.3 晶體二極體開關特性
4.2.4 晶體三極體開關特性
4.2.5 MOS管的開關特性
4.3 分離元件邏輯門電路
4.3.1 與門電路
4.3.2 或門電路
4.3.3 非門電路
4.3.4 與非門電路
4.3.5 或非門電路
4.4 TTL門電路
4.4.1 TTL與非門的電路結構及工作原理
4.4.2 TTL與非門的電壓傳輸特性及抗干擾能力
4.4.3 TTL與非門的輸入特性和輸出特性
4.4.4 TTL與非門的動態特性
4.5 其他類型的TTL門電路
4.5.1 集電極開路門（OC門）
4.5.2 三態門（TS門、三種狀態輸出門）
4.6 CMOS門電路
4.6.1 CMOS反相器
4.6.2 CMOS與非門
4.6.3 CMOS或非門
4.6.4 CMOS三態門
4.6.5 CMOS傳輸門及雙向模擬開關
4.7 數字邏輯電路符號及集成電路的正確使用
4.7.1 邏輯電路符號
4.7.2 TTL電路的正確使用
4.7.3 CMOS電路的正確使用
第5章 組合邏輯電路
5.1 組合邏輯電路的特點
5.2 組合邏輯電路的分析與設計
5.2.1 分析方法
5.2.2 設計方法
5.3 編碼器
5.3.1 二進位編碼器
5.3.2 二-十進位編碼器
5.3.3 優先編碼器
5.4 解碼器
5.4.1 二進位解碼器
5.4.2 二-十進位解碼器
5.4.3 顯示解碼器
5.5 數據分配器與數據選擇器
5.5.1 數據分配器
5.5.2 數據選擇器
5.6 加法器
5.6.1 一位加法器
5.6.2 串列進位加法器
5.6.3 超前進位加法器
5.7 數值比較器
5.7.1 一位數值比較器
5.7.2 四位數值比較器
5.8 奇偶校驗器
5.9 利用中規模集成電路進行組合電路設計
5.10 組合邏輯電路的競爭與冒險
第6章 集成觸發器
6.1 基本R-S觸發器
6.1.1 基本R-S觸發器結構
6.1.2 觸發器的功能描述方法
6.2 電平觸髮式觸發器
6.2.1 電平觸髮式R-S觸發器
6.2.2 電平觸髮式D觸發器
6.2.3 電平觸髮式J-K觸發器
6.2.4 電平觸髮式T觸發器
6.3 主從觸髮式觸發器
6.3.1 主從R-S觸發器
6.3.2 主從J-K觸發器
6.4 邊沿觸髮式觸發器
6.4.1 利用傳輸延遲的邊沿觸發器
6.4.2 維持-阻塞D觸發器
6.5 觸發器邏輯功能的轉換
6.5.1 由D觸發器到其他功能觸發器的轉換
6.5.2 由J-K觸發器到其他功能觸發器的轉換
第7章 同步時序邏輯電路
7.1 時序邏輯電路的特點和描述方法
7.1.1 時序邏輯電路的特點
7.1.2 時序邏輯電路的表示方法
7.2 同步時序邏輯電路的分析
7.3 寄存器
7.3.1 數碼寄存器
7.3.2 移位寄存器
7.4 計數器
7.4.1 二進位計數器
7.4.2 十進位計數器
7.5 同步時序邏輯電路的設計
7.5.1 設計方法與步驟
7.5.2 原始狀態圖和原始狀態表
7.5.3 狀態化簡
7.5.4 狀態分配
7.5.5 同步時序邏輯電路設計舉例
第8章 非同步時序邏輯電路
8.1 脈衝非同步時序邏輯電路的分析
8.1.1 脈衝非同步時序邏輯電路的特點
8.1.2 脈衝非同步時序邏輯電路的分析步驟及舉例
8.2 脈衝非同步時序邏輯電路的設計
8.2.1 脈衝非同步時序邏輯電路設計的特點
8.2.2 脈衝非同步時序邏輯電路的設計步驟及舉例
8.3 電平非同步時序電路的分析
8.3.1 電平非同步時序電路的特點
8.3.2 電平非同步時序電路的分析步驟及舉例
8.4 電平非同步時序電路的設計
8.5 非同步時序電路中的競爭與冒險
8.5.1 非同步時序電路中的非臨界競爭、臨界競爭和時序冒險
8.5.2 非同步時序電路中時序冒險的消除
8.5.3 電平非同步時序電路的本質冒險
第9章 電路設計的模擬實現
9.1 Logisim基礎
9.2 Logisim組件
9.2.1 布線
9.2.2 邏輯門組件
9.2.3 其他組件
9.3 Logisim簡單應用
9.3.1 Logisim庫文件
9.3.2 電路的模擬實現
9.4 Logisim電路設計
9.4.1 組合邏輯電路
9.4.2 組合邏輯電路設計
9.4.3 時序邏輯電路的分析與設計
第10章 Verilog電路設計
10.1 硬體語言與Verilog
10.1.1 Verilog語法基礎
10.1.2 邏輯電路的結構化
10.1.3 代碼書寫的規則
10.2 Verilog基礎語法
10.2.1 信號的值、數字和參數
10.
[