目錄
第1章 緒論
1.1 抗量子攻擊密碼概述
1.1.1 抗量子密碼的產生背景
1.1.2 抗量子密碼演算法的標準化現狀
1.1.3 抗量子密碼遷移的緊迫性
1.2 標準化過程中的抗量子密碼硬體加速技術
1.2.1 指令驅動的通用處理器實現
1.2.2 可編程邏輯器件FPGA
1.3 抗量子密碼晶元的需求與挑戰
參考文獻
第2章 抗量子密碼演算法
2.1 基於格的抗量子密碼演算法
2.1.1 密碼演算法介紹
2.1.2 演算法計算特性分析
2.2 基於編碼的抗量子密碼演算法
2.2.1 密碼演算法介紹
2.2.2 演算法計算特性分析
2.3 基於哈希的抗量子密碼演算法
2.3.1 「SPHINCS+」演算法
2.3.2 演算法計算特性分析
2.4 其他抗量子密碼演算法
2.4.1 基於超奇異同源的抗量子密碼演算法及特性分析
2.4.2 基於多變數的抗量子密碼演算法及特性分析
2.5 密碼核心功能的高效實現演算法
2.5.1 高效乘Karatsuba演算法
2.5.2 高效乘TOOM-COOK演算法
2.5.3 高效乘NTT演算法
2.5.4 擴展歐幾里得求逆演算法
參考文獻
第3章 抗量子密碼晶元架構
3.1 抗量子密碼晶元設計空間
3.2 基於指令集擴展的抗量子密碼晶元架構
3.2.1 MIT Sapphire
3.2.2 TUM RISQ-V
3.3 面向特定演算法的全定製硬體加速架構
3.3.1 面向基於格的密碼演算法的全定製硬體設計
3.3.2 面向基於編碼的密碼演算法的全定製硬體設計
3.3.3 面向基於哈希演算法的全定製硬體設計
3.4 粗粒度可重構抗量子密碼晶元架構
3.4.1 可重構抗量子密碼晶元RePQC
3.4.2 可重構抗量子密碼晶元QPu
參考文獻
第4章 晶元數據通路
4.1 公鑰密碼晶元的數據通路
4.1.1 經典公鑰密碼數據通路
4.1.2 抗量子公鑰密碼數據通路
4.2 算術/邏輯計算單元
4.2.1 基於NTT的多項式計算
4.2.2 基於Karatsuba的多項式計算
4.2.3 其他任務級模塊
4.2.4 存儲映射方式
4.3 數據採樣與對齊模塊
4.3.1 均勻分佈和拒絕採樣模塊
4.3.2 離散高斯分佈和離散高斯採樣模塊
4.3.3 二項分佈和二項採樣模塊
4.3.4 隨機前綴和恆定時間排序模塊
4.3.5 Fisher-Yates演算法及其模塊
4.3.6 對齊模塊
參考文獻
第5章 晶元編譯映射系統
5.1 通用編譯技術
5.2 開源編譯器框架LLVM
5.2.1 基於LLVM編譯器的高級設計架構
5.2.2 LLVM IR概述
5.2.3 LLVM後端
5.2.4 LLVM工作流程總結
5.3 面向密碼應用的編譯技術
5.3.1 構建領域定製加速的自動化編譯器
5.3.2 伽羅瓦域加速處理器的混合編譯
5.3.3 面向粗粒度CGRA的動態編譯器
5.4 抗量子密碼晶元的編譯框架
5.4.1 任務運算元層面
5.4.2 密碼演算法層面
5.4.3 領域定製的硬體模塊層面
5.5 抗量子密碼晶元的編譯框架實現
5.5.1 用戶語言設置
5.5.2 編譯、任務調度
5.5.3 地址映射
5.5.4 LLVM實現
5.5.5 工作展望
5.6 本章總結
參考文獻
第6章 晶元物理安全設計
6.1 抗量子密碼晶元的物理安全威脅
6.1.1 側通道攻擊與故障注入攻擊
6.1.2 對密鑰封裝機制的側通道攻擊
6.1.3 對密鑰封裝機制的故障注入攻擊
6.1.4 對數字簽名的側通道攻擊
6.1.5 對數字簽名的故障注入攻擊
6.2 抗量子密碼晶元的物理安全防護設計
6.2.1 側通道攻擊經典防護方法
6.2.2 故障注入攻擊經典防護方法
6.2.3 抗量子密碼的物理安全防護挑戰
6.2.4 基於動態重構的物理安全防護機制
參考文獻
第7章 未來趨勢展望
7.1 抗量子密碼演算法的演進和趨�
[