超大規模集成電路與嵌入式系統

作者：(孟加拉)哈菲茲·穆罕默德·哈桑·巴布|責編:毛振威|譯者:雷鑑銘//王真
出版社：化學工業
ISBN：9787122470515

出版日期：2025/04/01
裝幀：平裝
頁數：365

人民幣：RMB 158 元售價：元

內容大鋼

本書系統介紹了超大規模集成電路（VLSI）與嵌入式系統的設計與應用。全書共分為4個部分：第1部分主要介紹決策圖（DD），DD廣泛使用電腦輔助設計（CAD）軟體進行綜合電路和形式驗證；第2部分主要涵蓋多值電路的設計架構，多值電路能夠改進當前的VLSI設計；第3部分涉及可編程邏輯器件（PLD），PLD可以被編程，用於在單個晶元中為VLSI和嵌入式系統整合複雜的邏輯函數。第4部分集中介紹用於嵌入式系統的數字電路設計架構，最後還結合大量實例介紹VLSI與嵌入式系統的應用。
本書適合從事超大規模集成電路與嵌入式系統設計及應用的從業者，也可供院校集成電路相關專業師生學習參考。

作者介紹

(孟加拉)哈菲茲·穆罕默德·哈桑·巴布|責編:毛振威|譯者:雷鑑銘//王真

縮略語
第1部分  決策圖
  第1章  共享多端二元決策圖
    1.1  引言
    1.2  預備知識
    1.3  SMTBDD(k)的一個優化演算法
      1.3.1  權重計算程序
      1.3.2  SMTBDD(3)的優化
    1.4  小結
    參考文獻
  第2章  多輸出函數
    2.1  引言
    2.2  多輸出函數的二元決策圖
      2.2.1  共享二元決策圖和多端二元決策圖
      2.2.2  用於特徵函數的二元決策圖
      2.2.3  各種二元決策圖的比較
    2.3  緊湊型BDD for CF的構造
      2.3.1  問題描述
      2.3.2  輸出變數的排序
      2.3.3  基於交錯採樣方案的輸入變數排序
      2.3.4  輸入變數和輸出變數的交錯
      2.3.5  變數排序演算法
    2.4  小結
    參考文獻
  第3章  多輸出函數的共享多值決策圖
    3.1  引言
    3.2  決策圖
      3.2.1  二元決策圖
      3.2.2  多值決策圖
    3.3  緊湊型SMDD的構造
      3.3.1  二進位輸入變數的配對
      3.3.2  輸入變數的排序
    3.4  小結
    參考文獻
  第4章  多值決策圖最小化的啟髮式演算法
    4.1  引言
    4.2  基本性質
    4.3  多值決策圖
    4.4  多值決策圖的最小化
      4.4.1  二值輸入的配對
      4.4.2  多值變數的排序
    4.5  小結
    參考文獻
  第5章  多輸出函數的時分復用實現——基於共享多端多值決策圖
    5.1  引言
    5.2  多輸出函數的決策圖
      5.2.1  共享二元決策圖
      5.2.2  共享多值決策圖
      5.2.3  共享多端多值決策圖
    5.3  時分復用實現

      5.3.1  基於SBDD的TDM實現
      5.3.2  基於SMDD的TDM實現
      5.3.3  基於SMTMDD的TDM實現
      5.3.4  TDM 現的比較
    5.4  SMTMDD的精簡
    5.5  決策圖大小的上限
    5.6  小結
    參考文獻
  第6章  多輸出開關函數——基於多值偽克羅內克決策圖
    6.1  引言
    6.2  定義和基本性質
    6.3  偽克羅內克決策圖
      6.3.1  二值偽克羅內克決策圖
      6.3.2  多值偽克羅內克決策圖
    6.4  四值偽克羅內克決策圖的優化
      6.4.1  二值輸入變數的配對
      6.4.2  四值變數的排序
      6.4.3  展開的選擇
    6.5  小結
    參考文獻
第2部分  多值電路設計架構
  第7章  多值觸發器——基於傳輸管邏輯
    7.1  引言
      7.1.1  傳輸管邏輯實現多值觸發器
      7.1.2  傳輸管邏輯實現帶二進位編解碼的多值觸發器
    7.2  無二進位編解碼的多值觸發器
      7.2.1  傳輸管和閾值門的特性
      7.2.2  用閾值門實現多值逆變器
      7.2.3  用多值傳輸管邏輯實現多值觸發器
    7.3  小結
    參考文獻
  第8章  多值多輸出邏輯電路——基於電壓模式傳輸管
    8.1  引言
    8.2  基本定義和術語
    8.3  方法
      8.3.1  二進位邏輯函數到多值邏輯函數的轉換
      8.3.2  函數的配對
      8.3.3  輸出階段
    8.4  小結
    參考文獻
  第9章  多值輸入二值輸出函數
    9.1  引言
    9.2  基本定義
    9.3  二值變數轉換為多值變數
    9.4  小結
    參考文獻
  第10章  數字模糊運算——基於多值Fredkin門
    10.1  引言
    10.2  可逆邏輯
      10.2.1  可逆門和經典數字邏輯

      10.2.2  多值Fredkin門
    10.3  模糊集與模糊關係
    10.4  電路
      10.4.1  多值Fredkin門模糊運算
      10.4.2  用於組合模糊關係的脈動陣列結構
    10.5  小結
    參考文獻
  第11章  基於查找表的多值多輸出邏輯表達式
    11.1  引言
    11.2  基本定義和性質
      11.2.1  乘積項
      11.2.2  最小乘積和
      11.2.3  使用Kleenean係數的多值邏輯乘積和表達式
    11.3  方法
      11.3.1  支撐集矩陣
      11.3.2  配對支撐集矩陣
    11.4  基於Kleenean係數的多值多輸出函數最小化演算法
    11.5  基於電流模式CMOS實現多值多輸出函數
    11.6  小結
    參考文獻
第3部分  可編程邏輯器件
  第12章  基於查找表的神經網路矩陣乘法
    12.1  引言
    12.2  基本定義
    12.3  方法
    12.4  小結
    參考文獻
  第13章  基於傳輸管邏輯的易測試可編程邏輯陣列
    13.1  引言
    13.2  乘積線分組
    13.3  設計
    13.4  乘積線分組技術
    13.5  小結
    參考文獻
  第14章  解碼PLA輸入分配的遺傳演算法
    14.1  解碼器簡介
    14.2  解碼PLA
    14.3  基本定義
    14.4  遺傳演算法
      14.4.1  遺傳演算法術語
      14.4.2  簡單遺傳演算法
      14.4.3  穩態遺傳演算法
    14.5  遺傳運算元
      14.5.1  選擇
      14.5.2  交叉
      14.5.3  突變
      14.5.4  反演
    14.6  解碼PLA的遺傳演算法
      14.6.1  問題編碼
      14.6.2  適應度函數

      14.6.3  改進的遺傳演算法
      14.6.4  解碼與-異或PLA實現
    14.7  小結
    參考文獻
  第15章  基於FPGA的乘法器——採用LUT合併定理
    15.1  引言
    15.2  LUT合併定理
    15.3  採用LUT合併定理的乘法器電路
    15.4  小結
    參考文獻
  第16章  基於LUT的BCD加法器
    16.1  引言
    16.2  基於LUT的BCD加法器的設計
      16.2.1  並行BCD加法
      16.2.2  用LUT實現並行BCD加法器電路
    16.3  小結
    參考文獻
  第17章  FPGA布局布線演算法
    17.1  引言
    17.2  布局和布線
    17.3  模塊劃分演算法
    17.4  Kernighan-Lin演算法
      17.4.1  K-L演算法原理
      17.4.2  K-L演算法實現
      17.4.3  K-L演算法步驟
    17.5  小結
    參考文獻
  第18章  基於LUT的BCD乘法器
    18.1  引言
    18.2  基本性質
    18.3  演算法
      18.3.1  BCD乘法思想
      18.3.2  LUT架構
    18.4  基於LUT的BCD乘法器設計
    18.5  小結
    參考文獻
  第19章  基於鴿籠原理的LUT矩陣乘法器電路
    19.1  引言
    19.2  基本定義
      19.2.1  二進位乘法
      19.2.2  矩陣乘法
      19.2.3  BCD編碼
      19.2.4  BCD加法
      19.2.5  二進位到BCD轉換
      19.2.6  鴿籠原理
      19.2.7  現場可編程門陣列
      19.2.8  查找表
      19.2.9  基於LUT的加法器
      19.2.10  BCD加法器
      19.2.11  比較器

      19.2.12  移位寄存器
      19.2.13  字面量成本
      19.2.14  門輸入成本
      19.2.15  Xilinx Virtex-6 FPGA Slice
    19.3  矩陣乘法器
      19.3.1  一種高效的矩陣乘法
      19.3.2  矩陣乘法演算法
      19.3.3  高性價比的矩陣乘法器電路
    19.4  小結
    參考文獻
  第20章  BCD加法器——使用基於LUT的FPGA
    20.1  引言
    20.2  基於LUT的BCD加法器
      20.2.1  BCD加法
      20.2.2  LUT架構
    20.3  使用LUT的BCD加法器電路
    20.4  小結
    參考文獻
  第21章  通用複雜可編程邏輯器件（CPLD）電路板
    21.1  引言
    21.2  硬體設計與開發
      21.2.1  DC-DC轉換器
      21.2.2  JTAG介面
      21.2.3  LED介面
      21.2.4  時鐘電路
      21.2.5  CPLD
      21.2.6  七段顯示器
      21.2.7  輸入/輸出連接器
    21.3  CPLD內部硬體設計
      21.3.1  A5/1演算法
      21.3.2  七段顯示驅動器
      21.3.3  8位二進位計數器
    21.4  應用
    21.5  小結
    參考文獻
  第22章  基於FPGA的可編程邏輯控制器（PLC）
    22.1  引言
    22.2  PLC中的FPGA技術
    22.3  PLC系統設計流程
      22.3.1  梯形圖程序結構
      22.3.2  PLC的運行模式
      22.3.3  梯形圖掃描
      22.3.4  梯形圖執行
      22.3.5  系統實現
    22.4  設計約束
    22.5  小結
    參考文獻
第4部分  數字電路設計架構
  第23章  除法器電路設計——基於商和部分餘數的並行計算
    23.1  引言

    23.2  基本定義
      23.2.1  除法運算
      23.2.2  移位寄存器
      23.2.3  補碼邏輯
      23.2.4  比較器
      23.2.5  加法器
      23.2.6  減法器
      23.2.7  查找表
      23.2.8  計數器電路
      23.2.9  可逆邏輯和容錯邏輯
    23.3  方法學
      23.3.1  除法演算法
      23.3.2  基於ASIC的電路
      23.3.3  基於LUT的電路
    23.4  小結
    參考文獻
  第24章  TANT網路的布爾函數綜合
    24.1  引言
    24.2  TANT最小化
    24.3  TANT最小化的推薦方法
    24.4  不同階段使用的演算法
    24.5  小結
    參考文獻
  第25章  基於神經網路的非對稱高基有符號數加法器
    25.1  基本定義
      25.1.1  神經網路
      25.1.2  非對稱數系統
      25.1.3  二進位到非對稱數系統的轉換
      25.1.4  AHSD4數字系統的加法
    25.2  基於神經網路的加法器設計
    25.3  基5非對稱高基有符號數加法
    25.4  小結
    參考文獻
  第26章  SoC測試自動化集成框架——基於矩形裝箱的包裝器/TAM協同優化與約束測試調度
    26.1  引言
    26.2  包裝器設計
    26.3  TAM設計及測試調度
    26.4  功率約束測試調度
      26.4.1  數據結構
      26.4.2  矩形結構
      26.4.3  對角線長度計算
      26.4.4  TAM任務分配
    26.5  小結
    參考文獻
  第27章  基於憶阻器的SRAM
    27.1  引言
    27.2  憶阻器特性
    27.3  憶阻器作為開關
    27.4  憶阻器工作原理
    27.5  憶阻SRAM

    27.6  小結
    參考文獻
  第28章  微處理器設計的容錯方法
    28.1  引言
      28.1.1  設計故障
      28.1.2  製造缺陷
      28.1.3  運行故障
    28.2  動態驗證
      28.2.1  系統架構
      28.2.2  檢查處理器架構
    28.3  物理設計
    28.4  附加故障覆蓋率的設計改進
      28.4.1  運行錯誤
      28.4.2  製造錯誤
    28.5  小結
    參考文獻
  第29章  超大規模集成電路與嵌入式系統的應用
    29.1  超大規模集成電路應用
      29.1.1  工業廠房中的自主機器人
      29.1.2  製造業中的機器
      29.1.3  用於質量控制的智能視覺技術
      29.1.4  確保安全的可穿戴設備
      29.1.5  使用CPU進行計算
      29.1.6  片上系統
      29.1.7  前沿AI處理
      29.1.8  5G網路中的VLSI
      29.1.9  模糊邏輯和決策圖
    29.2  嵌入式系統應用
      29.2.1  用於路燈控制的嵌入式系統
      29.2.2  用於工業溫度控制的嵌入式系統
      29.2.3  用於交通信號控制的嵌入式系統
      29.2.4  用於車輛定位的嵌入式系統
      29.2.5  用於戰地偵察機器人的嵌入式系統
      29.2.6  自動售貨機
      29.2.7  機械臂調節器
      29.2.8  路由器和交換機
      29.2.9  工業FPGA
      29.2.10  工業PLC
    29.3  小結
    參考文獻
結束語
作者簡介

同類熱銷排行榜

最近瀏覽的商品

超大規模集成電路與嵌入式系統