幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

CMOS鎖相環設計(從電路到結構)/集成電路大師級系列

  • 作者：(美)畢查德·拉扎維|責編:王穎//劉松林|譯者:李成罡//李瑄//王志華
  • 出版社：機械工業
  • ISBN：9787111772798
  • 出版日期：2025/04/01
  • 裝幀：平裝
  • 頁數：364
人民幣：RMB 119 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書基於廣泛應用的CMOS鎖相環（PLL）設計，首先通過直觀的方式展示理論概念，並逐步建立更為實用的系統；其次詳細闡述振蕩器、相位雜訊、模擬鎖相環、數字鎖相環、射頻頻率綜合器、延遲鎖定環、時鐘和數據恢複電路以及分頻器等重要主題；然後特別介紹高級拓撲結構下的高性能振蕩器設計；最後通過廣泛使用電路模擬來講述設計要領，突出設計實踐的重要性。本書提供了200多個引人深思的示例來說明設計方法和常見陷阱。本書可作為集成電路工程技術人員的案頭工具書以及相關專業學生的參考書，以加深對鎖相環設計的理解，提高設計能力。
作者介紹
(美)畢查德·拉扎維|責編:王穎//劉松林|譯者:李成罡//李瑄//王志華
目錄
譯者序
前言
致謝
第1章  振蕩器基礎
  1.1  振蕩系統的基本組成
  1.2  振蕩反饋系統
  1.3  深入理解
  1.4  基本環形振蕩器
  1.5  基本LC振蕩器
    1.5.1  LC電路
    1.5.2  LC振蕩器作為反饋系統
    1.5.3  LC振蕩器作為單端系統
  1.6  壓控振蕩器
  1.7  本章附錄
  習題
  參考文獻
第2章  抖動和相位雜訊
  2.1  雜訊的簡單回顧
    2.1.1  時域和頻域的雜訊
    2.1.2  器件雜訊
    2.1.3  雜訊的傳播
    2.1.4  雜訊的平均功率
    2.1.5  雜訊頻譜的近似
    2.1.6  雜訊隨時間的積累
  2.2  抖動和相位雜訊的基本概念
    2.2.1  抖動
    2.2.2  相位雜訊
    2.2.3  窄帶FM近似的局限性
    2.2.4  抖動和相位雜訊的關係
    2.2.5  抖動的類型
  2.3  相位雜訊與功耗的折中
  2.4  相位雜訊的基本機制
    2.4.1  相位雜訊與頻率雜訊
    2.4.2  環形振蕩器
    2.4.3  LC振蕩器
  2.5  抖動對性能的影響
  2.6  相位雜訊對性能的影響
  習題
  參考文獻
第3章  基於反相器的環形振蕩器設計
  3.1  環形振蕩器中的相位雜訊
  3.2  初始設計思想
  3.3  獲得期望頻率
    3.3.1  更大的節點電容
    3.3.2  更多的級數
    3.3.3  更長的晶體管溝道長度
    3.3.4  分頻
  3.4  相位雜訊的考慮因素
    3.4.1  晶體管雜訊模擬
    3.4.2  振蕩器參考相位雜訊

    3.4.3  第一種2 GHz振蕩器相位雜訊
    3.4.4  第二種2 GHz振蕩器相位雜訊
    3.4.5  第三種2 GHz振蕩器相位雜訊
    3.4.6  第四種2 GHz振蕩器相位雜訊
  3.5  頻率調諧
    3.5.1  調諧的考慮因素
    3.5.2  連續調諧與離散調諧
    3.5.3  通過可變電阻實現調諧
    3.5.4  通過可變電容實現調諧
  3.6  離散頻率調諧
  3.7  電源雜訊問題
    3.7.1  電壓調節
    3.7.2  電流調節
  習題
  參考文獻
第4章  差分多相環形振蕩器設計
  4.1  一般考慮因素
  4.2  相位雜訊考慮因素
  4.3  基本差分環形振蕩器設計
    4.3.1  初始設計
    4.3.2  設計改進
  4.4  獲得期望頻率
    4.4.1  方法1：更大的節點電容
    4.4.2  方法2：更大的晶體管
    4.4.3  方法3：更多的級數
  4.5  兩級環形振蕩器
    4.5.1  基本思想
    4.5.2  設計示例
  4.6  線性縮放
  4.7  調諧技術
    4.7.1  電阻調諧
    4.7.2  變容二極體調諧
    4.7.3  級數調諧
  4.8  基於反相器的環形振蕩器與差分環形振蕩器的比較
  4.9  基於反相器的具有互補或正交輸出的振蕩器
    4.9.1  耦合振蕩器
    4.9.2  相位雜訊考慮因素
    4.9.3  直接正交產生
    4.9.4  插值正交產生
  4.10  帶LC負載的環形振蕩器
  習題
  參考文獻
第5章  LC振蕩器設計
  5.1  電感建模
  5.2  相位雜訊分析
    5.2.1  一個簡單案例
    5.2.2  周期平穩雜訊
    5.2.3  交叉耦合對的雜訊注入
    5.2.4  相位雜訊的計算
  5.3  尾雜訊

    5.3.1  尾熱雜訊
    5.3.2  尾閃爍雜訊
  5.4  尾電容的影響
  5.5  設計步驟
    5.5.1  初始想法
    5.5.2  設計示例
    5.5.3  頻率調諧
    5.5.4  振蕩器設計步驟總結
  習題
  參考文獻
第6章  高級振蕩器
  6.1  通過脈衝響應進行相位雜訊分析
    6.1.1  相位脈衝響應
    6.1.2  閃爍雜訊的影響
    6.1.3  周期平穩雜訊
  6.2  電流限制與電壓限制相位雜訊
  6.3  含互補交叉耦合對的振蕩器
    6.3.1  設計問題
    6.3.2  設計示例
  6.4  C類振蕩器
  6.5  分頻降低相位雜訊
  6.6  正交產生技術
    6.6.1  分頻
    6.6.2  正交LC振蕩器
  習題
  參考文獻
第7章  基本鎖相環架構
  7.1  鑒相器
  7.2  基於反饋的相位控制
  7.3  簡單PLL的分析
    7.3.1  靜態行為
    7.3.2  倍頻
    7.3.3  動態行為
    7.3.4  PLL傳遞函數
    7.3.5  簡單PLL的缺點
  7.4  鑒頻鑒相器
  7.5  電荷泵PLL
    7.5.1  電荷泵
    7.5.2  PFD/CP/電容級聯
    7.5.3  基礎電荷泵PLL
    7.5.4  PFD/CP/電容級聯結構的傳遞函數
    7.5.5  相位裕度的計算
  7.6  高階環路
  7.7  基本電荷泵結構
  7.8  建立時間
  習題
  參考文獻
第8章  鎖相環設計考慮
  8.1  PLL傳遞函數的進一步解釋
  8.2  PFD 問題

  8.3  電荷泵問題
    8.3.1  Up和Down偏差
    8.3.2  電壓耐受性與溝道長度調製
    8.3.3  隨機失配
    8.3.4  時鐘饋通和電荷注入
    8.3.5  其他電荷泵的非理想性因素
  8.4  改進型電荷泵
  8.5  帶有離散VCO調諧的PLL
  8.6  利用採樣濾波器的紋波抑制
  8.7  環路濾波器漏電流
  8.8  減小濾波器電容量
  8.9  帶寬和雜散水平之間的權衡
  8.10  PLL中的相位雜訊
    8.10.1  輸入相位雜訊整形
    8.10.2  VCO相位雜訊整形
    8.10.3  電荷泵雜訊
    8.10.4  環路濾波器雜訊
    8.10.5  電源雜訊
  習題
  參考文獻
第9章  鎖相環設計研究
  9.1  設計流程
  9.2  鑒頻鑒相器設計
  9.3  電荷泵設計
    9.3.1  第一個CP設計
    9.3.2  第二個CP設計
    9.3.3  第三個CP設計
    9.3.4  第四個CP設計
    9.3.5  PFD/CP介面
  9.4  PLL的行為模擬
    9.4.1  環路簡化
    9.4.2  環路動態行為
    9.4.3  紋波的影響
  9.5  PLL傳遞函數的模擬
    9.5.1  單極點近似
    9.5.2  使用調頻輸入源
    9.5.3  使用隨機相位調製
  9.6  VCO相位雜訊的影響
    9.6.1  VCO相位雜訊模型
    9.6.2  VCO相位雜訊抑制
  9.7  環路濾波器雜訊
  9.8  參考頻率加倍
    9.8.1  倍頻器設計
    9.8.2  倍頻問題
    9.8.3  帶倍頻參考頻率的PLL設計
    9.8.4  PLL模擬
  9.9  反饋分頻器設計
    9.9.1  結構選擇
    9.9.2  分頻器電路設計
  9.10  使用鎖定檢測器進行校準

  9.11  設計總結
  習題
  參考文獻
第10章  數字鎖相環
  10.1  基本思想
  10.2  ADC基礎知識
    10.2.1  量化
    10.2.2  快閃型ADC
    10.2.3  插值法
  10.3  時間-數字轉換
    10.3.1  基礎TDC拓撲結構
    10.3.2  量化雜訊的影響
    10.3.3  TDC的動態範圍
    10.3.4  TDC的非理想性因素
  10.4  晶體管級TDC設計
  10.5  優化的TDC
    10.5.1  游標型TDC
    10.5.2  多路徑TDC
  10.6  TDC/振蕩器的組合
  10.7  數控振蕩器
    10.7.1  離散頻率值的問題
    10.7.2  DAC的工作原理
    10.7.3  矩陣架構
    10.7.4  粗調/細調DAC
    10.7.5  DCO的拓撲結構
  10.8  環路動態模型
    10.8.1  數字濾波器的實現
    10.8.2  模擬和數字鎖相環之間的對應
  習題
  參考文獻
第11章  延遲鎖相環
  11.1  基本思想
  11.2  環路動態特性
  11.3  延遲級數的選擇
  11.4  非理想性因素的影響
    11.4.1  PFD/CP的非理想性因素
    11.4.2  電源雜訊
    11.4.3  相位雜訊
  11.5  多個相位的產生
  11.6  倍頻DLL
    11.6.1  基本拓撲
    11.6.2  設計問題分析
    11.6.3  倍頻在錯誤鎖定檢測中的應用
  11.7  DLL/PLL的混合
  11.8  相位插值
  11.9  高速PD設計
  11.10  占空比校正
  習題
  參考文獻
第12章  射頻頻率綜合器

  12.1  射頻頻率綜合器的要求
  12.2  整數N頻率綜合器
  12.3  分數N頻率綜合器
    12.3.1  模數隨機化需求
    12.3.2  雜訊整形
    12.3.3  離散時間模型
    12.3.4  ΔΣ分數N頻率綜合器
    12.3.5  高階ΔΣ調製器
  12.4  分數N環路中的非線性
    12.4.1  電荷泵非線性
    12.4.2  電荷泵建立行為
  12.5  量化雜訊的抑制方法
    12.5.1  DAC前饋
    12.5.2  DTC雜訊消除
    12.5.3  參考頻率倍頻
  習題
  參考文獻
第13章  時鐘和數據恢復基礎知識
  13.1  一般考慮因素
  13.2  隨機二進位數據的性質
  13.3  邊沿檢測式時鐘恢復
  13.4  鎖相式時鐘恢復
    13.4.1  bang-bang鑒相器
    13.4.2  Alexander鑒相器
    13.4.3  Hogge鑒相器
  13.5  數據擺幅問題
  習題
  參考文獻
第14章  高級時鐘與數據恢複原理
  14.1  半速率鑒相器
    14.1.1  半速率bang?bang鑒相器
    14.1.2  半速率線性鑒相器
  14.2  無振蕩器的CDR架構
    14.2.1  基於DLL的CDR電路
    14.2.2  基於相位插值的CDR電路
    14.2.3  數字CDR電路
  14.3  頻率捕獲
  14.4  抖動的特性
    14.4.1  抖動的產生
    14.4.2  抖動的傳遞函數
    14.4.3  抖動的容限
  習題
  參考文獻
第15章  分頻器
  15.1  一般考慮因素
  15.2  鎖存器設計樣式
    15.2.1  靜態鎖存器
    15.2.2  動態鎖存器
  15.3  二分頻電路設計
  15.4  雙模預分頻器

  15.5  RF頻率綜合器中的分頻器設計
    15.5.1  脈衝吞噬分頻器
    15.5.2  Vaucher分頻器
  15.6  Miller分頻器
  15.7  注入鎖定分頻器
  15.8  分數分頻器
  15.9  分頻器延遲和相位雜訊
  習題
  參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032