幫助中心 | 我的帳號 | 關於我們

數字設計和電腦體系結構(RISC-V版英文版)/經典原版書庫

  • 作者:(美)莎拉·L.哈里斯//戴維·哈里斯|責編:曲熠
  • 出版社:機械工業
  • ISBN:9787111772569
  • 出版日期:2025/02/01
  • 裝幀:平裝
  • 頁數:568
人民幣:RMB 159 元      售價:
放入購物車
加入收藏夾

內容大鋼
    繼MIPS版和ARM版之後,本書與時俱進地推出了RISC-V版,將其作為核心處理器來介紹電腦體系結構的基本概念,涵蓋數字邏輯設計的主要內容,並通過RISC-V處理器的設計強化數字邏輯的概念。書中採用一種獨特的現代數字設計方法,先介紹數字邏輯門,接著講述組合電路和時序電路的設計,並以這些基本的數字邏輯設計概念為基礎,重點介紹如何設計實際的處理器。本書不僅反映了當前數字電路設計的主流方法,而且突出了電腦體系結構的工程特點。此外,大量示例及習題也可以加強讀者對概念和技術的理解。本書適合高等院校電腦相關專業的學生閱讀,也適合從事處理器設計的技術人員參考。

作者介紹
(美)莎拉·L.哈里斯//戴維·哈里斯|責編:曲熠

目錄
Preface iv
About the Authors x
Chapter 1 From Zero to One
  1.1  The Game Plan 
  1.2  The Art of Managing Complexity
    1.2.1  Abstraction
    1.2.2  Discipline
    1.2.3  The Three -Y』s 
  1.3  The Digital Abstraction
  1.4  Number Systems
    1.4.1  Decimal Numbers
    1.4.2  Binary Numbers
    1.4.3  Hexadecimal Numbers
    1.4.4  Bytes, Nibbles, and All That Jazz
    1.4.5  Binary Addition
    1.4.6  Signed Binary Numbers
  1.5  Logic Gates
    1.5.1  NOT Gate
    1.5.2  Buffer
    1.5.3  AND Gate
    1.5.4  OR Gate 
    1.5.5  Other Two-Input Gates
    1.5.6  Multiple-Input Gates
  1.6  Beneath the Digital Abstraction
    1.6.1  Supply Voltage
    1.6.2  Logic Levels
    1.6.3  Noise Margins
    1.6.4  DC Transfer Characteristics
    1.6.5  The Static Discipline
  1.7  CMOS Transistors 
    1.7.1  Semiconductors
    1.7.2  Diodes 
    1.7.3  Capacitors
    1.7.4  nMOS and pMOS Transistors
    1.7.5  CMOS NOT Gate
    1.7.6  Other CMOS Logic Gates 
    1.7.7  Transmission Gates
    1.7.8  Pseudo-nMOS Logic
  1.8  Power Consumption
  1.9  Summary and a Look Ahead
  Exercises
  Interview Questions
Chapter 2 Combinational Logic Design
  2.1  Introduction
  2.2  Boolean Equations
    2.2.1  Terminology
    2.2.2  Sum-of-Products Form
    2.2.3  Product-of-Sums Form
  2.3  Boolean Algebra 
    2.3.1  Axioms

    2.3.2  Theorems of One Variable 
    2.3.3  Theorems of Several Variables
    2.3.4  The Truth Behind It All
    2.3.5  Simplifying Equations 
  2.4  From Logic to Gates
  2.5  Multilevel Combinational Logic
    2.5.1  Hardware Reduction 
    2.5.2  Bubble Pushing 
  2.6  X』s and Z』s, Oh My
    2.6.1  Illegal Value: X
    2.6.2  Floating Value: Z
  2.7  Karnaugh Maps
    2.7.1  Circular Thinking
    2.7.2  Logic Minimization with K-Maps
    2.7.3  Don』t Cares
    2.7.4  The Big Picture
  2.8  Combinational Building Blocks
    2.8.1  Multiplexers
    2.8.2  Decoders
  2.9  Timing
    2.9.1  Propagation and Contamination Delay
    2.9.2  Glitches
  2.10  Summary
  Exercises
  Interview Questions  
……
Chapter 3 sequential Logic Design
Chapter 4  Hardware Description Languages
Chapter 5  Digital Building Blocks
Chapter 6  Architecture
Chapter 7  Microarchitecture
Chapter 8  Memory Systems
Chapter 9  Embedded I/0 Systems
Appendix A  Digital System Implementation
Appendix B  RISC-V Instruction Set Summary
Appendix C  C Programming
Further Reading
Index

  • 商品搜索:
  • | 高級搜索
首頁新手上路客服中心關於我們聯絡我們Top↑
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話:02-2381-2033 02-2381-1863 時間:週一-週五 10:00-17:00
 服務信箱:bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證:浙B2-20060032