幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

EDA技術與Verilog HDL(第2版教育部高等學校電工電子基礎課程教學指導分委員會推薦教材)

  • 作者：編者:王金明//王婧菡//徐程驥|責編:文怡
  • 出版社：清華大學
  • ISBN：9787302681328
  • 出版日期：2025/02/01
  • 裝幀：平裝
  • 頁數：384
人民幣：RMB 89 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書根據電子信息類課程理論教學和實踐教學要求，以提高數字設計能力為目標，系統完整地闡述EDA技術、FPGA/CPLD器件、Verilog HDL語言和相關數字系統設計技術。全書以Vivado、ModelSim軟體為工具，以「器件—軟體—語言—案例」為主線展開，內容緊貼教學和科研實際，以可綜合的設計為重點，以EGO1「口袋板」為目標板，通過諸多精選設計案例，闡述數字系統設計的方法與技術，由淺入深地介紹Verilog HDL工程開發的知識與技能。全書案例豐富，富有啟發性。
    本書的Verilog HDL語言規則以Verilog-2001和Verilog-2005兩個語言標準為依據，涵蓋常用語法規則，補充Verilog-2005中新的語言點，，對語言、語法規則進行案例闡釋，用綜合工具和模擬工具進行驗證，語言講解全面深入，既適合作為必備語法資料查詢，也適合有一定設計基礎的讀者學習提高。
    本書可作為高等院校電子、通信、微電子、信息、雷達、電腦應用、工業自動化、電路與系統、通信與信息系統及測控技術與儀器等專業本科生和研究生EDA技術或數字系統設計課程的教材和實驗指導書，也可供從事電路設計和系統開發的工程技術人員閱讀參考。
作者介紹
編者:王金明//王婧菡//徐程驥|責編:文怡
目錄
第1章  EDA技術概述
  1.1  EDA技術及其發展歷程
  1.2  Top-down設計思路
    1.2.1  Top-down設計
    1.2.2  Bottom-up設計
  1.3  IP核復用
    1.3.1  IP核復用技術
    1.3.2  片上系統
  1.4  EDA設計的流程
    1.4.1  設計輸入
    1.4.2  綜合
    1.4.3  布局布線
    1.4.4  時序分析
    1.4.5  功能模擬與時序模擬
    1.4.6  編程與配置
  1.5  常用的EDA工具軟體
  習題1
第2章  FPGA/CPLD器件
  2.1  PLD器件概述
    2.1.1  PLD器件的發展歷程
    2.1.2  PLD器件的分類
  2.2  PLD的原理與結構
  2.3  低密度PLD的原理與結構
  2.4  CPLD的原理與結構
    2.4.1  宏單元結構
    2.4.2  典型CPLD的結構
  2.5  FPGA的原理與結構
    2.5.1  查找表結構
    2.5.2  FPGA的結構
    2.5.3  Artix-7系列FPGA
  2.6  FPGA/CPLD的編程工藝
    2.6.1  熔絲型開關
    2.6.2  反熔絲型開關
    2.6.3  浮柵編程工藝
    2.6.4  SRAM編程工藝
  2.7  邊界掃描測試技術
  2.8  FPGA/CPLD的編程與配置
    2.8.1  在系統可編程
    2.8.2  Artix-7器件的配置
  2.9  典型的FPGA/CPLD系列
  習題2
第3章  Vivado使用指南
  3.1  Vivado流水燈設計
    3.1.1  流水燈設計輸入
    3.1.2  行為模擬
    3.1.3  綜合與引腳的約束
    3.1.4  生成比特流文件並下載
    3.1.5  將配置數據燒寫至Flash中
  3.2  IP核的創建和封裝
  3.3  基於IP集成的計數器設計

  3.4  Vivado的綜合策略與優化設置
  習題3
第4章  Verilog設計初步
  4.1  Verilog HDL簡史
  4.2  Verilog模塊初識
  4.3  Verilog設計示例
    4.3.1  Verilog組合電路設計
    4.3.2  Verilog時序電路設計
  4.4  Verilog文字規則
    4.4.1  詞法
    4.4.2  字元串
    4.4.3  標識符
  4.5  數字
    4.5.1  整數
    4.5.2  實數
    4.5.3  數的轉換
  ……
第5章  Verilog行為描述
第6章  Verilog設計的層次與風格
第7章  Verilog有限狀態機設計
第8章  Verilog驅動常用I/O外設
第9章  Verilog設計進階
第10章  Test Bench測試與時序檢查
第11章  Verilog設計實例
附錄A  Verilog HDL關鍵字
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032