幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

CMOS納米電子學(模擬和射頻超大規模集成電路)/集成電路大師級系列

  • 作者：編者:(加)克日什托夫·伊涅夫斯基|責編:王穎|譯者:張德明//伍連博//張慧
  • 出版社：機械工業
  • ISBN：9787111765851
  • 出版日期：2025/01/01
  • 裝幀：平裝
  • 頁數：437
人民幣：RMB 129 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書主要分為三部分：射頻電路、高速電路和高精度電路。射頻電路部分首先介紹了納米級CMOS電路設計所面臨的挑戰以及面臨的主要設計問題；其次詳細介紹了射頻收發器設計（包括混頻器、局部振蕩器、功率放大器等關鍵模塊）、全數字射頻信號發生器設計、倍頻器和射頻信號濾波器的設計，以及功率放大器的設計。高速電路部分介紹了串列輸入/輸出鏈路設計、鎖相環相關概念和原理、延遲鎖相環的設計，以及數字時鐘信號發生器的設計與實現。高精度電路部分介紹了納米工藝下模擬電路設計所面臨的挑戰、1/f降噪技術、ΣΔ設計，以及用於電力線通信的模/數轉換器。
作者介紹
編者:(加)克日什托夫·伊涅夫斯基|責編:王穎|譯者:張德明//伍連博//張慧
目錄
譯者序
前言
第一部分  射頻電路
  第1章  模擬納米級CMOS電路
    1.1  引言
    1.2  柵漏電流對調節型共源共柵結構的影響
    1.3  用於65nmCMOSDVB?H接收機的運算放大器
    1.4  採用65nmCMOS工藝的電流模式濾波器
    1.5  低電源電壓下採用65nmCMOS工藝的低延時比較器
    1.6  用於65nmCMOS工藝直接轉換接收機的雙體混頻器
    1.7  總結
    致謝
    參考文獻
  第2章  無源混頻器收發機設計
    2.1  引言
    2.2  直接變頻接收機中的無源混頻器
    2.3  直接轉換髮射機中的無源混頻器
    2.4  總結
    2.5  拓展A：共模和差模激勵
    2.6  拓展B：計算基帶中由基帶交流電壓激勵產生的基帶電流
    參考文獻
  第3章  利用包絡跟蹤技術設計用於寬頻無線應用的攜帶型高效極坐標發射機
    3.1  引言
    3.2  極坐標發射機綜述
    3.3  使用ET/EER的RF極坐標發射機的系統設計注意事項
    3.4  基於ET的極坐標發射機的包絡放大器設計
    3.5  基於ET的極坐標發射機的單片飽和PA設計
    3.6  基於ET的極坐標發射機的系統測量和模擬結果
    3.7  總結
    致謝
    參考文獻
  第4章  全數字射頻信號發生器
    4.1  引言
    4.2  笛卡兒發射機結構
    4.3  用於數字發射機的高速單比特ΔΣ調製器設計
    4.4  單比特輸出開關級
    4.5  帶外濾波
    4.6  總結
    致謝
    參考文獻
  第5章  倍頻器設計：技巧和應用
    5.1  引言
    5.2  超高速計算和通信系統中的倍頻器
    5.3  倍頻器中的雜訊概念
    5.4  單晶體管倍頻器
    5.5  具有內部本振倍頻的混頻器
    5.6  奇數次倍頻器
    5.7  總結
    參考文獻
  第6章  可調諧CMOS射頻濾波器

    6.1  引言
    6.2  Q增強諧振器
    6.3  寬頻寬射頻濾波器
    6.4  自動調諧
    6.5  應用
    6.6  總結
    參考文獻
  第7章  CMOS功率放大器的功率混頻器
    7.1  引言
    7.2  功率放大器設計的注意事項
    7.3  功率混頻器
    7.4  設計實例
    7.5  總結
    參考文獻
  第8章  用於無線通信的GaAsHBT線性功率放大器設計
    8.1  引言
    8.2  線性功率放大器設計
    8.3  最新功率放大器技術
    8.4  總結
    參考文獻
第二部分  高速電路
  第9章  高速串列I/O設計用於通道受限和功率受限的系統
    9.1  引言
    9.2  高速鏈路概述
    9.3  通道受限設計技術
    9.4  低功耗設計技術
    9.5  光互連
    9.6  總結
    參考文獻
  第10章  基於CDMA的高速片對片通信串擾消除技術
    10.1  引言
    10.2  高速I/O鏈路中的電信號
    10.3  基於CDMA的串擾消除
    10.4  均衡和計時
    10.5  基於CDMA的四線信號收發機
    10.6  總結
    參考文獻
  第11章  高速串列數據鏈路的均衡技術
    11.1  高速串列數據鏈路基礎
    11.2  通道均衡
    11.3  均衡器調諧方案
    11.4  總結
    致謝
    參考文獻
  第12章  ΔΣ分數-N型鎖相環
    12.1  引言
    12.2  混合型有限衝激響應雜訊濾波方法
    12.3  實際電路設計示例
    12.4  總結
    參考文獻

  第13章  延遲鎖相環的設計與應用
    13.1  引言
    13.2  PLL與DLL
    13.3  DLL環路的動態特性
    13.4  DLL應用
    參考文獻
  第14章  納米級處理器和存儲器中的數字時鐘發生器
    14.1  引言
    14.2  數字時鐘發生器
    14.3  用於高性能處理器的時鐘發生器的設計方法
    14.4  高速DRAM應用中時鐘發生器的設計方法
    14.5  總結
    參考文獻
第三部分  高精度電路
  第15章  深亞微米CMOS技術中模擬電路的增益增強和低壓技術
    15.1  引言
    15.2  基本增益增強技術
    15.3  傳統運算放大器在fineline技術中的比較
    15.4  基於fineline技術的運算放大器增益提升方案
    15.5  使用部分正反饋和超級電壓跟隨器的增益提升
    15.6  低電壓技術
    15.7  總結
    參考文獻
  第16章  用於降低線性模擬CMOS集成電路低頻雜訊的互補開關MOSFET架構
    16.1  引言
    16.2  互補式MOSFET架構的原理
    16.3  對線性模擬CMOS集成電路的實現
    16.4  實驗驗證
    16.5  總結
    參考文獻
  第17章  具有基於軟體的校準方案的寬頻高解析度200MHz帶通ΣΔ調製器
    17.1  引言
    17.2  帶通ΣΔ架構
    17.3  基於軟體的校準方案
    17.4  實驗結果
    17.5  總結
    致謝
    參考文獻
  第18章  電力線通信系統的模/數轉換規範
    18.1  引言
    18.2  PLC環境中的OFDM調製
    18.3  流行的ADC架構
    18.4  基於整數除法的ADC架構
    18.5  總結
    參考文獻
  第19章  LCD的數/模轉換器
    19.1  引言
    19.2  電阻串DAC
    19.3  電阻電容DAC
    19.4  分段線性DAC

    19.5  帶極性反相器的面積效率R?DAC
    19.6  總結
    參考文獻
  第20章  1V以下CMOS帶隙基準設計技術概述
    20.1  引言
    20.21  V以下CMOS帶隙基準的設計挑戰
    20.31  V以下CMOS帶隙基準的設計
    20.4  總結
    致謝
    參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032