半導體工藝可靠性/微電子與集成電路先進技術叢書/半導體與集成電路關鍵技術叢書

作者：甘正浩//(美)黃威森//劉俊傑|責編:江婧婧|譯者:楊兵
出版社：機械工業
ISBN：9787111764946

出版日期：2024/10/01
裝幀：平裝
頁數：488

人民幣：RMB 199 元售價：元

內容大鋼

半導體製造作為微電子與集成電路行業中非常重要的環節，其工藝可靠性是決定晶元性能的關鍵。本書詳細描述和分析了半導體器件製造中的可靠性和認定，並討論了基本的物理和理論。本書涵蓋了初始規範定義、測試結構設計、測試結構數據分析，以及工藝的最終認定，是一本實用的、全面的指南，提供了驗證前端器件和後端互連的測試結構設計的實際範例。
本書適合從事半導體製造及可靠性方面的工程師與研究人員閱讀，也可作為高等院校微電子等相關專業高年級本科生和研究生的教材和參考書。

作者介紹

甘正浩//(美)黃威森//劉俊傑|責編:江婧婧|譯者:楊兵

譯者序
第1部分  概述
  第1章  引言
    1.1  背景
    1.2  工藝可靠性項
      1.2.1  FEOL
      1.2.2  BEOL
    1.3  工藝相關的可靠性
    1.4  可靠性評估方法
    1.5  本書的組織結構
    參考文獻
  第2章  器件物理基礎
    2.1  基本材料特性介紹
      2.1.1  導體、半導體和絕緣體
      2.1.2  電子和空穴能量
      2.1.3  半導體中的碰撞與能量交換
    2.2  PN結
      2.2.1  PN結能帶
      2.2.2  PN結偏置
      2.2.3  結電容
    2.3  金屬-氧化物-半導體電容的物理基礎
      2.3.1  金屬-氧化物-半導體電容的能帶
      2.3.2  金屬-氧化物-半導體電容的電容-電壓曲線
    2.4  金屬-氧化物-半導體場效應晶體管物理特性
      2.4.1  金屬-氧化物-半導體場效應晶體管的電流-電壓特性
      2.4.2  長溝道金屬-氧化物-半導體場效應晶體管的Vt
      2.4.3  金屬-氧化物-半導體場效應晶體管中的電容
    2.5  金屬-氧化物-半導體場效應晶體管的二階效應
      2.5.1  短溝道效應
      2.5.2  寬度效應
      2.5.3  柵致漏極泄漏電流
      2.5.4  硼滲透
      2.5.5  襯底偏置的影響
    2.6  界面陷阱和氧化層陷阱
    參考文獻
  第3章  金屬-氧化物-半導體製造工藝流程
    3.1  前道工藝
    3.2  Cu雙大馬士革後端工藝
    參考文獻
  第4章  可用於器件可靠性表徵的測量
    4.1  電容-電壓測量
    4.2  直流電流-電壓
      4.2.1  從直流電流-電壓測量中提取界面陷阱
      4.2.2  從直流電流-電壓測量中提取氧化層陷阱
    4.3  柵控二極體方法
    4.4  電荷泵測量
    4.5  用於界面和氧化層陷阱分離的中間帶隙測量
    4.6  載流子分離測量
    4.7  電流-電壓特性
    參考文獻

第2部分  前道工藝(FEOL)
  第5章  熱載流子注入
    5.1  最大溝道電場
    5.2  HCI的物理機制
      5.2.1  電場驅動的CHC機制
      5.2.2  能量驅動的溝道-熱載流子機制：電子-電子散射
      5.2.3  多重振動激發機制
      5.2.4  NMOS熱載流子注入機理/模型
      5.2.5  PMOS熱載流子注入機理/模型
    5.3  熱載流子注入表徵方法
      5.3.1  監控的器件參數
      5.3.2  熱載流子注入退化模型
      5.3.3  壽命外推
    5.4  對熱載流子注入屏蔽效應的表徵
    5.5  熱載流子注入退化飽和
    5.6  溫度對熱載流子注入的影響
    5.7  體偏置對熱載流子注入的影響
    5.8  結構對熱載流子注入的影響
      5.8.1  溝道寬度對熱載流子注入的影響
      5.8.2  溝道長度對熱載流子注入的影響
      5.8.3  補償側牆對熱載流子注入的影響
      5.8.4  柵極邊緣與淺溝槽隔離邊緣間距的影響
    5.9  工藝對熱載流子注入性能的影響
      5.9.1  漏區工程
      5.9.2  柵極氧化層的魯棒性
    5.10  熱載流子注入認定實踐
    參考文獻
  第6章  柵極氧化層完整性和時間相關的介質擊穿
    6.1  金屬-氧化物-半導體結構的隧穿
      6.1.1  柵極泄漏隧穿機制
      6.1.2  依賴極性的Qbd和Tbd
      6.1.3  柵極泄漏電流與Vbd/Tbd的關係
    6.2  柵極氧化層介質擊穿機理
      6.2.1  本征與非本征擊穿
      6.2.2  隨時間變化的介質擊穿
      6.2.3  Vbd與Tbd的相關性
      6.2.4  缺陷產生模型
      6.2.5  軟擊穿
    6.3  應力誘導的泄漏電流
    6.4  柵極氧化層完整性測試結構和失效分析
      6.4.1  體結構
      6.4.2  多晶硅邊緣密集結構
      6.4.3  淺溝槽-隔離-邊緣密集結構
      6.4.4  淺溝槽隔離拐角密集結構
      6.4.5  柵極氧化層完整性失效分析
    6.5  柵極氧化層時間相關介質擊穿模型，壽命外推法
      6.5.1  Weibull分佈
      6.5.2  活化能
      6.5.31  /E模型、E模型、V模型和冪律模型
      6.5.4  面積按比例變化

    6.6  工藝對柵極氧化層完整性和時間變化的介質擊穿改進的影響
      6.6.1  氧化層厚度的影響
      6.6.2  氮化的影響
      6.6.3  氫/D2的影響
      6.6.4  金屬污染
      6.6.5  多晶硅晶粒結構的影響
      6.6.6  多晶硅剖面的影響(多晶硅基腳)
      6.6.7  柵極氧化層預清洗和刻蝕的影響
      6.6.8  犧牲氧化後退火環境的影響
      6.6.9  無犧牲氧化層效應
      6.6.10  光刻膠附著力的影響
      6.6.11  銦注入的影響
      6.6.12  冪律模型指數的工藝因子
    6.7  工藝認定實踐
    參考文獻
  第7章  負偏置溫度不穩定性
    7.1  負偏置溫度不穩定性退化機制
      7.1.1  反應-擴散模型
      7.1.2  恢復
      7.1.3  退化飽和機理
    7.2  退化時間指數n，活化能Ea，電壓/電場加速因子γ
      7.2.1  退化時間指數n
      7.2.2  活化能(Ea)
      7.2.3  電壓/電場加速因子γ
    7.3  表徵方法
      7.3.1  時延(恢復)對錶征的影響
      7.3.2  應力-電壓和應力-時間影響
      7.3.3  不間斷應力方法
      7.3.4  體偏置對負偏置溫度不穩定性的影響
    7.4  為什麼反型的PMOS最差
    7.5  結構對負偏置溫度不穩定性的影響
      7.5.1  溝道長度依賴性
      7.5.2  溝道寬度依賴性
      7.5.3  柵極氧化層厚度相關性
    7.6  工藝對負偏置溫度不穩定性的影響
      7.6.1  氮及其分佈
      7.6.2  氟摻入
      7.6.3  柵極氧化層和Si-SiO2界面質量
      7.6.4  H2/D2退火
      7.6.5  后道工藝
      7.6.6  等離子體誘導損傷的影響
      7.6.7  硼滲透
      7.6.8  接觸刻蝕截止層的效果
      7.6.9  Si襯底取向的影響
    7.7  動態負偏置溫度不穩定性
    7.8  工藝認定實踐
    參考文獻
  第8章  等離子體誘導損傷
    8.1  引言
    8.2  等離子體誘導損傷機制

      8.2.1  等離子體密度
      8.2.2  晶圓上等離子體的不均勻性
      8.2.3  電子屏蔽效應
      8.2.4  逆電子屏蔽效應
      8.2.5  紫外線輻射
    8.3  等離子體誘導損傷的表徵方法
    8.4  等離子體特性
      8.4.1  等離子體表徵方法
      8.4.2  等離子體I-V特性和等離子體參數對等離子體I-V及損傷的影響
    8.5  襯底對等離子體損傷的影響
      8.5.1  為什麼PMOS比NMOS更差
      8.5.2  保護器件的作用
      8.5.3  柵極氧化層厚度對等離子體損傷的影響
      8.5.4  對絕緣體上硅器件的影響
      8.5.5  連接到源極/漏極和襯底的天線
      8.5.6  阱結構影響
    8.6  結構對等離子體損傷的影響
      8.6.1  天線指密度的影響
      8.6.2  通過橋接設計避免等離子體誘導損傷
      8.6.3  潛在的天線效應
      8.6.4  擴展的天線效應
      8.6.5  作為檢測器的電容與晶體管
    8.7  工藝對等離子體誘導損傷的影響
      8.7.1  退火對柵極氧化層工藝誘導損傷的影響
      8.7.2  鈍化刻蝕效應
      8.7.3  SiN帽層NH3等離子體預處理工藝對等離子體誘導損傷的影響
      8.7.4  等離子體參數對等離子體誘導損傷的影響
      8.7.5  金屬前介質沉積
      8.7.6  金屬間刻蝕和通孔刻蝕的影響
      8.7.7  工藝溫度的影響
      8.7.8  通過設備改造降低等離子體電荷損傷
      8.7.9  等離子體誘導損傷的漸進退化特徵
      8.7.10  柵極氧化層的魯棒性
      8.7.11  金屬間介質沉積的影響
      8.7.12  阻擋層/種子層沉積的影響
      8.7.13  晶圓背面絕緣層
    8.8  與等離子誘導體損傷相關的其他可靠性問題
      8.8.1  熱載流子注入
      8.8.2  負偏置溫度不穩定性
      8.8.3  柵極氧化層完整性
    8.9  工藝認定實踐
    參考文獻
  第9章  集成電路的靜電放電保護
    9.1  靜電放電事件背景
    9.2  靜電放電保護器件的建模
      9.2.1  包含寄生雙極晶體管的NMOS器件的物理行為
      9.2.2  靜電放電緊湊模型的開發
      9.2.3  在SPICE中的模型實現
      9.2.4  結果與討論
      9.2.5  先進的金屬-氧化物-半導體模型

    9.3  靜電放電測量和測試
      9.3.1  基於輸電線路脈衝技術的靜電放電測量實驗裝置
      9.3.2  負載匹配電路的開發
      9.3.3  等效於人體模型的傳輸線脈衝寬度的確定
    9.4  片上靜電放電保護方案設計
      9.4.1  基於晶閘管的靜電放電設計
      9.4.2  基於二極體的靜電放電保護設計
      9.4.3  射頻優化
    參考文獻
第3部分  后道工藝(BEOL)
  第10章  電遷移
    10.1  電遷移物理
    10.2  電遷移表徵
      10.2.1  封裝級可靠性與晶圓級可靠性
      10.2.2  金屬線測試結構
      10.2.3  臨界長度測試結構
      10.2.4  漂移速度測試結構
      10.2.5  熱產生測試結構
      10.2.6  涉及兩層通孔的測試結構
    10.3  電遷移失效時間
      10.3.1  Black方程(雙參數對數正態分佈)
      10.3.2  雙峰對數正態分佈
      10.3.3  三參數對數正態分佈
    10.4  電遷移失效模式
    10.5  電遷移機制的理解
      10.5.1  接觸點的電遷移
      10.5.2  Al和W通孔的電遷移
      10.5.3  Cu互連的電遷移
    10.6  工藝對電遷移的影響
      10.6.1  Cu/低k互連，Cu/低k界面控制
      10.6.2  Cu-互連微結構的控制
      10.6.3  阻擋層/種子層效應
      10.6.4  溶質/摻雜對電遷移的影響
      10.6.5  雙大馬士革結構剖面的影響
      10.6.6  含氧量對Cu互連的影響
      10.6.7  預先存在的孔洞對電遷移的影響
    10.7  結構對電遷移的影響
      10.7.1  通孔/線互連結構
      10.7.2  儲層效應(線延伸效應)
      10.7.3  金屬臨界長度效應
      10.7.4  金屬厚度/寬度相關性
    10.8  交流條件下的電遷移
      10.8.1  峰值、平均和方均根電流密度的定義
      10.8.2  Jrms的表徵
    10.9  工藝認定實踐
    參考文獻
  第11章  應力遷移
    11.1  引言
    11.2  應力遷移物理基礎
      11.2.1  應力遷移機制的基本認識

      11.2.2  活躍的擴散體積
      11.2.3  孔洞成核
      11.2.4  應力梯度
      11.2.5  觀察到應力遷移的新失效機制
      11.2.6  應力誘發孔洞化的數學模型
    11.3  應力遷移表徵
      11.3.1  應力遷移測試結構
      11.3.2  應力遷移表徵方法
    11.4  應力遷移失效模式
    11.5  應力遷移的有限元法
      11.5.1  有限元方法模型描述
      11.5.2  表徵應力的有限元方法參數及實例
    11.6  工藝對應力遷移的影響
      11.6.1  通孔鑿蝕效應
      11.6.2  金屬化層的相關性
      11.6.3  阻擋層效應
      11.6.4  Cu合金效應
      11.6.5  介質依賴性
      11.6.6  銅-微結構效應
      11.6.7  淬火效應
      11.6.8  鍍Cu化學
      11.6.9  Cu覆蓋層效應
      11.6.10  其他效應
    11.7  應力遷移的幾何效應(通過設計改善應力遷移)
      11.7.1  金屬板幾何形狀的影響
      11.7.2  通孔錯位的影響
      11.7.3  介質槽的影響
      11.7.4  雙(多)通孔效應
    11.8  工藝認定實踐
    參考文獻
  第12章  金屬間介質擊穿
    12.1  引言
    12.2  測試結構和方法
      12.2.1  測試結構
      12.2.2  測試方法
    12.3  金屬間介質擊穿失效機制/模式
      12.3.1  失效機制
      12.3.2  失效模式
    12.4  壽命模型
      12.4.1  Weibull分佈
      12.4.21  /E模型、E模型和SQRT(E)模型
      12.4.3  活化能
      12.4.4  面積/長度按比例變化
      12.4.5  缺陷密度(DD)
    12.5  影響IMD可靠性的因素
      12.5.1  材料相關性
      12.5.2  水分的影響
      12.5.3  臨界尺寸控制
      12.5.4  Cu-帽層界面質量控制
      12.5.5  新型帽層

      12.5.6  阻擋層效應
      12.5.7  自組裝分子納米層作為擴散阻擋層
      12.5.8  Cu CMP效應
    12.6  電壓斜坡(Vbd)與時間相關的介質擊穿(Tbd)的關係
    12.7  與時間相關的堆疊通孔梳狀結構的介質擊穿特性
    12.8  介質可靠性評估的有限元建模
      12.8.1  電場模擬的有限元建模
      12.8.2  提取低k介質材料k值的有限元模型
      12.8.3  低k介質材料k值漂移的有限元模型
      12.8.4  工藝誘導損傷評價的有限元模型
    12.9  工藝認定實踐
參考文獻

同類熱銷排行榜

最近瀏覽的商品

半導體工藝可靠性/微電子與集成電路先進技術叢書/半導體與集成電路關鍵技術叢書