幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

數字濾波器的MATLAB與FPGA實現(第3版)

  • 作者：編者:杜勇|責編:田宏峰
  • 出版社：電子工業
  • ISBN：9787121485381
  • 出版日期：2024/09/01
  • 裝幀：平裝
  • 頁數：341
人民幣：RMB 88 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書以Xilinx公司的Artix-7系列FPGA器件為開發平台，以MATLAB及Verilog HDL語言為開發工具，詳細闡述數字濾波器的FPGA實現原理、結構、方法及模擬測試過程，並通過大量工程實例分析使用FPGA實現濾波器的具體技術細節，主要包括FIR濾波器、IIR濾波器、多速率濾波器、自適應濾波器、變換域濾波器、DPSK調製解調等內容。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，主要追求對工程實踐的指導性，力求使讀者在較短的時間內掌握數字濾波器的FPGA設計知識和技能。
    編著者精心設計了與本書配套的FPGA數字信號處理開發板，詳細講解了工程實例的板載測試步驟及方法，形成了從理論到實踐的完整學習過程，可以有效加深讀者對數字濾波器技術的理解，提高學習效率。
    本書的配套資源包含完整的MATLAB及Verilog HDL實例工程代碼。讀者可以關注編著者的微信公眾號「杜勇FPGA」下載程序資料及開發環境，關注B站UP主「杜勇FPGA」觀看教學視頻。
    本書適合從事FPGA技術及數字信號處理領域的工程師、科研人員，以及相關專業的本科生、研究生使用。
作者介紹
編者:杜勇|責編:田宏峰
目錄
第1章  數字濾波器及FPGA概述
  1.1  濾波器概述
    1.1.1  濾波器簡介
    1.1.2  數字濾波器的分類
    1.1.3  濾波器的特徵參數
  1.2  FPGA基本知識
    1.2.1  FPGA的基本概念及發展歷程
    1.2.2  FPGA的結構和工作原理
    1.2.3  IP核的概念
  1.3  FPGA在數字信號處理中的應用
  1.4  AMD系列器件簡介
    1.4.1  AMD系列器件概覽
    1.4.2  7系列FPGA晶元簡介
  1.5  FPGA信號處理板CXD720
  1.6  小結
第2章  設計語言及環境介紹
  2.1  Verilog HDL語言簡介
    2.1.1  HDL語言
    2.1.2  Verilog HDL語言
    2.1.3  本書中的Verilog HDL代碼設計原則
  2.2  FPGA設計流程
  2.3  Vivado軟體開發步驟
    2.3.1  流水燈電路功能
    2.3.2  流水燈電路設計輸入與實現
    2.3.3  程序下載
  2.4  MATLAB軟體簡介
  2.5  MATLAB的常用信號處理函數
    2.5.1  常用的信號產生函數
    2.5.2  常用的信號分析函數
    2.5.3  濾波器設計分析工具FDATOOL
  2.6  MATLAB與Vivado的聯合應用
  2.7  小結
第3章  FPGA實現數字信號處理基礎
  3.1  數的表示
    3.1.1  萊布尼茨與二進位
    3.1.2  定點數表示法
    3.1.3  浮點數表示法
  3.2  FPGA中數的運算
    3.2.1  加/減法運算
    3.2.2  乘法運算
    3.2.3  除法運算
    3.2.4  有效數據位的計算
  3.3  有限字長效應
    3.3.1  字長效應的產生因素
    3.3.2  A/D轉換的字長效應
    3.3.3  數字濾波器係數的字長效應
    3.3.4  濾波器運算中的字長效應
  3.4  小結
第4章  FIR濾波器原理及Verilog HDL設計
  4.1  FIR濾波器的理論基礎

    4.1.1  線性時不變系統
    4.1.2  FIR濾波器的原理
    4.1.3  FIR濾波器的特性
    4.1.4  FIR濾波器的結構形式
  4.2  FIR濾波器的設計方法
    4.2.1  窗函數法
    4.2.2  頻率取樣法
    4.2.3  等紋波切比雪夫逼近法
  4.3  FIR濾波器的MATLAB設計
    4.3.1  採用fir1函數設計
    4.3.2  採用kaiserord函數設計
    4.3.3  採用fir2函數設計
    4.3.4  採用firpm函數設計
  4.4  FIR濾波器的係數量化方法
    4.4.1  常規的FIR濾波器係數量化原理
    4.4.2  濾波器係數量化前後的性能對比
    4.4.3  採用FDATOOL設計濾波器
  4.5  並行結構FIR濾波器的Verilog HDL設計
    4.5.1  並行結構FIR濾波器原理
    4.5.2  並行結構FIR濾波器的Verilog HDL設計
    4.5.3  乘法器IP核的應用
    4.5.4  測試數據模塊設計及DDS核的應用
    4.5.5  並行結構FIR濾波器的模擬測試
  4.6  串列結構FIR濾波器的Verilog HDL設計
    4.6.1  串列結構FIR濾波器原理
    4.6.2  串列結構FIR濾波器的Verilog HDL設計
    4.6.3  串列結構FIR濾波器的模擬測試
    4.6.4  串列結構FIR濾波器的運算時序
  4.7  FIR濾波器的板載測試
    4.7.1  硬體介面電路
    4.7.2  板載測試程序
    4.7.3  板載測試驗證
  4.8  小結
第5章  FIR濾波器IP核設計
  5.1  FIR核設計並行結構濾波器
    5.1.1  新建FIR核並完成參數設置
    5.1.2  並行結構FIR核濾波器模擬
  5.2  FIR核設計串列結構濾波器
    5.2.1  改進的濾波器係數量化方法
    5.2.2  MATLAB設計濾波器係數文件
    5.2.3  串列結構FIR核濾波器設計
  5.3  FIR核設計濾波器的板載測試
    5.3.1  硬體介面電路及板載測試程序
    5.3.2  板載測試驗證
  5.4  FIR核的係數重載設計
    5.4.1  FIR核的係數重載方法
    5.4.2  係數可重載的FIR濾波器設計
  5.5  係數可重載FIR濾波器的板載測試
    5.5.1  硬體介面電路及板載測試程序
    5.5.2  板載測試驗證

  5.6  小結
第6章  IIR濾波器設計
  6.1  IIR濾波器的理論基礎
    6.1.1  IIR濾波器的原理及特性
    6.1.2  IIR濾波器的結構形式
    6.1.3  IIR濾波器與FIR濾波器的比較
  6.2  IIR濾波器的設計方法
    6.2.1  幾種典型的模擬濾波器
    6.2.2  原型轉換設計方法
    6.2.3  直接設計方法
  6.3  IIR濾波器的MATLAB設計
    6.3.1  採用butter函數設計
    6.3.2  採用cheby1函數設計
    6.3.3  採用cheby2函數設計
    6.3.4  採用ellip函數設計
    6.3.5  採用yulewalk函數設計
    6.3.6  幾種設計函數的比較
    6.3.7  採用FDATOOL設計
  6.4  IIR濾波器的係數量化方法
    6.4.1  量化直接型IIR濾波器係數
    6.4.2  IIR濾波器係數的字長效應
  6.5  直接型IIR濾波器設計
    6.5.1  直接型IIR濾波器的實現方法
    6.5.2  零點係數的Verilog HDL設計
    6.5.3  極點係數的Verilog HDL設計
    6.5.4  頂層文件的設計
    6.5.5  直接型IIR濾波器模擬測試
    6.5.6  直接型IIR濾波器的改進設計
  6.6  直接型IIR濾波器板載測試
    6.6.1  硬體介面電路及板載測試程序
    6.6.2  板載測試驗證
  6.7  級聯型IIR濾波器係數量化設計
    6.7.1  將IIR濾波器轉換成級聯型結構
    6.7.2  對級聯型IIR濾波器係數進行量化
  6.8  級聯型IIR濾波器設計及模擬
    6.8.1  級聯型IIR濾波器設計
    6.8.2  級聯型IIR濾波器模擬測試
  6.9  小結
第7章  多速率信號處理原理及CIC濾波器設計
  7.1  多速率信號處理基礎知識
    7.1.1  多速率信號處理的概念及作用
    7.1.2  多速率信號處理的一般步驟
    7.1.3  軟體無線電中的多速率信號處理
  7.2  抽取與內插處理
    7.2.1  整數倍抽取
    7.2.2  整數倍內插
    7.2.3  比值為有理數的抽樣頻率轉換
  7.3  CIC濾波器原理及應用條件
    7.3.1  多級CIC濾波器原理及模擬
    7.3.2  單級CIC濾波器原理及模擬

    7.3.3  CIC濾波器的應用條件分析
  7.4  單級CIC濾波器的Verilog HDL設計及測試
    7.4.1  單級CIC濾波器的Verilog HDL設計
    7.4.2  單級CIC濾波器的模擬測試
  7.5  多級CIC濾波器的Verilog HDL設計及測試
    7.5.1  多級CIC濾波器結構分析
    7.5.2  多級CIC濾波器設計中數據位寬的討論
    7.5.3  多級CIC濾波器的Verilog HDL設計
    7.5.4  多級CIC濾波器的模擬測試
  7.6  CIC濾波器IP核的使用
    7.6.1  CIC濾波器IP核簡介
    7.6.2  IP核設計多級CIC抽取濾波器及模擬測試
  7.7  CIC濾波器的板載測試
    7.7.1  硬體介面電路及板載測試程序
    7.7.2  板載測試驗證
  7.8  小結
第8章  半帶濾波器設計
  8.1  FIR半帶濾波器原理及MATLAB設計
    8.1.1  半帶濾波器的原理
    8.1.2  半帶濾波器的MATLAB設計
  8.2  單級半帶濾波器的Verilog HDL設計及模擬
    8.2.1  單級半帶濾波器係數的設計
    8.2.2  半帶濾波器IP核的創建
    8.2.3  半帶濾波器的模擬測試
  8.3  多級半帶濾波器MATLAB設計
    8.3.1  各級半帶濾波器的總體技術要求
    8.3.2  允許過渡帶有混疊的設計
    8.3.3  不允許過渡帶有混疊的設計
  8.4  多級半帶濾波器的FPGA設計
    8.4.1  多級半帶濾波器的性能指標設計
    8.4.2  多級抽取系統的Verilog HDL設計
    8.4.3  多級抽取系統的測試模擬
  8.5  多級半帶濾波器的板載測試
    8.5.1  硬體介面電路及板載測試程序
    8.5.2  板載測試驗證
  8.6  小結
第9章  自適應濾波器原理及Verilog HDL設計
  9.1  自適應濾波器簡介
    9.1.1  自適應濾波器的概念
    9.1.2  自適應濾波器的應用
  9.2  自適應演算法的一般原理
    9.2.1  常用誤差準則
    9.2.2  維納-霍夫方程
  9.3  LMS演算法原理及實現結構
    9.3.1  LMS演算法的原理
    9.3.2  LMS演算法的實現結構
    9.3.3  LMS演算法的字長效應
    9.3.4  符號LMS演算法原理
  9.4  LMS演算法的MATLAB模擬
    9.4.1  蒙特-卡羅模擬方法

    9.4.2  LMS演算法模擬模型
    9.4.3  LMS演算法模擬
  9.5  自適應線性濾波器原理及模擬
    9.5.1  自適應線性濾波器原理
    9.5.2  利用線性濾波器實現通道失配校正
    9.5.3  校正演算法的MATLAB模擬
  9.6  通道失配校正演算法的Verilog HDL設計
    9.6.1  確定運算字長及數據截位方法
    9.6.2  計算時鐘頻率並分配各步驟所需時鐘周期
    9.6.3  演算法的Verilog HDL實現
    9.6.4  FPGA實現后的模擬測試
    9.6.5  關於通道失配校正演算法數據範圍的討論
  9.7  通道失配校正演算法的板載測試
    9.7.1  硬體介面電路
    9.7.2  板載測試程序
    9.7.3  板載測試驗證
  9.8  小結
第10章  自適應天線陣及陷波器Verilog HDL設計
  10.1  自適應天線陣的原理
  10.2  自適應天線陣的MATLAB模擬
  10.3  自適應天線陣的FPGA實現
    10.3.1  自適應天線陣的Verilog HDL設計
    10.3.2  FPGA實現后的模擬測試
  10.4  自適應陷波器原理
  10.5  自適應陷波器的MATLAB模擬
  10.6  自適應陷波器的FPGA實現
    10.6.1  自適應陷波器的Verilog HDL設計
    10.6.2  FPGA實現后的模擬測試
  10.7  自適應陷波器的板載測試
    10.7.1  硬體介面電路
    10.7.2  板載測試程序
    10.7.3  板載測試驗證
  10.8  小結
第11章  變換域濾波器Verilog HDL設計
  11.1  變換域濾波器簡介
  11.2  離散傅里葉變換簡介
    11.2.1  離散傅里葉變換原理
    11.2.2  柵欄效應與頻率解析度選擇方法
  11.3  快速傅里葉變換原理及模擬
    11.3.1  FFT演算法的基本思想
    11.3.2  FFT演算法的MATLAB模擬
  11.4  頻域濾波器的原理及MATLAB模擬
    11.4.1  抗窄帶干擾濾波器的原理
    11.4.2  檢測門限的選取
    11.4.3  頻域濾波器的MATLAB模擬
  11.5  頻域濾波器FPGA實現
    11.5.1  頻域濾波器的高效結構設計
    11.5.2  簡易頻域濾波器原理及模擬
    11.5.3  FFT核設置方法
    11.5.4  頻域濾波器的頂層文件Verilog HDL設計

    11.5.5  FFT基本介面時序模擬分析
    11.5.6  IFFT基本介面時序模擬分析
    11.5.7  頻域濾波模塊Verilog HDL設計
    11.5.8  FPGA實現后的模擬測試
  11.6  頻域濾波器的板載測試
    11.6.1  硬體介面電路
    11.6.2  板載測試程序
    11.6.3  板載測試驗證
  11.7  小結
第12章  DPSK解調系統Verilog HDL設計
  12.1  數字接收機的一般原理
    12.1.1  通用數字接收機處理平台
    12.1.2  基本調製/解調技術
    12.1.3  改進的數字調製解調技術
  12.2  DPSK調製/解調原理
    12.2.1  DPSK調製原理及信號特徵
    12.2.2  DPSK的MATLAB模擬
    12.2.3  DPSK解調原理
  12.3  DPSK解調參數設計
    12.3.1  數字下變頻器的設計
    12.3.2  低通濾波器參數的設計
    12.3.3  數字鑒相器的設計
    12.3.4  環路濾波器的設計
    12.3.5  載波同步環設計的一般步驟
  12.4  DPSK解調電路的Verilog HDL設計
    12.4.1  頂層模塊的Verilog HDL設計
    12.4.2  鑒相器及環路濾波器的Verilog HDL設計
    12.4.3  DPSK解調電路的模擬測試
  12.5  DPSK解調電路的板載測試
    12.5.1  硬體介面電路
    12.5.2  板載測試程序
    12.5.3  板載測試驗證
  12.6  小結
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032