幫助中心 | 我的帳號 | 關於我們

后量子密碼晶元設計(精)/集成電路系列叢書

  • 作者:劉冬生//鄒雪城//張聰//胡昂|責編:劉海艷|總主編:王陽元
  • 出版社:電子工業
  • ISBN:9787121471209
  • 出版日期:2023/12/01
  • 裝幀:精裝
  • 頁數:233
人民幣:RMB 109 元      售價:
放入購物車
加入收藏夾

內容大鋼
    隨著信息時代的發展,量子電腦逐步展現出對傳統公鑰密碼系統的破壞性,使得依賴傳統公鑰密碼系統的網路安全與數據信息無法得到可靠保障,迫切要求對網路及信息安全系統進行革新。后量子密碼與其晶元技術是未來應對量子電腦攻擊威脅的關鍵力量。本書首先介紹了后量子密碼的研究背景、演算法理論以及當前的研究現狀,其次由后量子密碼晶元面臨的技術挑戰引出了對核心運算元高效硬體實現、側通道攻擊防禦機制設計等關鍵技術的討論,最後詳細介紹了不同后量子密碼晶元的設計思路與實現結果。本書的研究成果與國際后量子密碼前沿技術同步,有利於我國下一代密碼技術的發展,尤其是可以促進自主后量子密碼的理論與應用研究,推動我國自主研製符合國際標準且具有國際競爭力的后量子密碼晶元。
    本書主要適合信息安全、密碼學、數字集成電路設計等專業的本科生、研究生閱讀,也可供從事信息安全和其他信息技術工作的相關科研人員參考。

作者介紹
劉冬生//鄒雪城//張聰//胡昂|責編:劉海艷|總主編:王陽元

目錄
第1章  緒論
  1.1  信息安全與密碼體制
  1.2  量子電腦的潛在威脅
  1.3  后量子密碼
  1.4  基於格的后量子密碼
  參考文獻
第2章  基於格的后量子密碼演算法理論
  2.1  格理論基礎
  2.2  格難題及其在密碼學中的應用
    2.2.1  經典格難題
    2.2.2  應用於密碼學的格難題
  參考文獻
第3章  基於格的后量子密碼晶元的研究現狀與技術挑戰
  3.1  研究現狀
  3.2  技術挑戰
    3.2.1  多樣化格密碼方案與安全SoC晶元的適配性
    3.2.2  核心運算元的資源開銷與運算性能平衡
    3.2.3  安全IP功能可配置性需求與資源開銷平衡
    3.2.4  多層次高效側通道攻擊防禦機制
  參考文獻
第4章  SHA-3硬體加速單元
  4.1  SHA-3研究現狀
  4.2  SHA-3演算法分析
    4.2.1  哈希函數
    4.2.2  參數構造
    4.2.3  海綿結構
    4.2.4  迭代函數
  4.3  SHA-3演算法的硬體實現
    4.3.1  哈希函數
    4.3.2  迭代運算模塊
    4.3.3  控制模塊
    4.3.4  截取模塊
  4.4  SHA-3電路架構優化
    4.4.1  輪常數的簡化
    4.4.2  流水線結構
    4.4.3  循環展開結構
  4.5  硬體實驗結果
  參考文獻
第5章  高斯採樣器與側通道攻擊防禦機制
  5.1  側通道攻擊與防禦機制分析
    5.1.1  時間攻擊
    5.1.2  功耗分析攻擊
    5.1.3  側通道攻擊防禦機制
  5.2  高斯採樣演算法的性能評估
    5.2.1  高斯採樣演算法分析
    5.2.2  高斯採樣器性能評估
  5.3  具有時間攻擊防禦機制的CDT高斯採樣器設計
    5.3.1  存儲資源優化方案設計
    5.3.2  具有恆定採樣時間的採樣步驟設計
    5.3.3  CDT高斯採樣器電路結構

    5.3.4  時間攻擊測試與硬體實現結果
  5.4  具有SPA攻擊防禦機制的可配置BS-CDT高斯採樣器設計
    5.4.1  BS-CDT高斯採樣器的SPA攻擊易損性分析
    5.4.2  針對BS-CDT高斯採樣器的選擇輸入SPA攻擊方案設計
    5.4.3  SPA攻擊防禦機制設計
    5.4.4  SPA攻擊測試和硬體實現結果
  參考文獻
第6章  數論變換單元
  6.1  數論變換研究現狀
  6.2  數論變換理論基礎
    6.2.1  多項式乘法
    6.2.2  數論變換
    6.2.3  多項式乘法實現
    6.2.4  應用於數論變換的模乘演算法
  6.3  可重構數論變換單元設計
    6.3.1  數論變換整體架構
    6.3.2  基本模運算器的設計
    6.3.3  可重構蝶形運算模塊設計
    6.3.4  數論變換功能模塊設計
    6.3.5  可重構數論變換設計
  6.4  硬體實現結果
  參考文獻
第7章  可重構Ring-LWE密碼處理器
  7.1  數據通路與數據存儲方案設計
    7.1.1  Ring-LWE公鑰加密方案的運算流程優化設計
    7.1.2  可配置數據通路的設計
    7.1.3  數據存儲方案設計
  7.2  Ring-LWE密碼處理器架構與微指令設計
  7.3  硬體實現結果與對比分析
  參考文獻
第8章  后量子密鑰交換協議晶元
  8.1  多項式係數採樣單元設計
    8.1.1  基於流密碼的PRNG方案
    8.1.2  基於Trivium的均勻分佈採樣單元
    8.1.3  基於Trivium的二項分佈採樣器
  8.2  密鑰交換系統架構與運算流程優化設計
  8.3  FPGA實現結果與對比分析
  8.4  ASIC實現與結果分析
  參考文獻
第9章  后量子密碼Saber處理器
  9.1  研究現狀
  9.2  Saber演算法理論基礎
  9.3  Saber協處理器設計
    9.3.1  Saber協處理器整體結構
    9.3.2  SHA-3模塊的硬體實現
    9.3.3  二項分佈採樣模塊
    9.3.4  多項式乘法器
    9.3.5  其餘功能子模塊
    9.3.6  Saber協處理器指令格式
  9.4  硬體實現結果

  參考文獻
第10章  后量子密碼Kyber處理器
  10.1  研究現狀
  10.2  Kyber演算法理論基礎
    10.2.1  序言與註釋
    10.2.2  Kyber.PKE
    10.2.3  Kyber.KEM
  10.3  安全等級
  10.4  Kyber協處理器設計
    10.4.1  Kyber協處理器系統架構
    10.4.2  多項式運算單元
    10.4.3  SHA-3單元設計
    10.4.4  採樣模塊設計
  10.5  FPGA與ASIC實現結果
    10.5.1  FPGA實現結果
    10.5.2  ASIC實現結果與晶元版圖
  參考文獻
第11章  總結與展望
  11.1  本書內容總結
  11.2  未來展望

  • 商品搜索:
  • | 高級搜索
首頁新手上路客服中心關於我們聯絡我們Top↑
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話:02-2381-2033 02-2381-1863 時間:週一-週五 10:00-17:00
 服務信箱:bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證:浙B2-20060032