幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

電腦系統結構(微課版新工科電腦專業卓越人才培養系列教材)

  • 作者：編者:曹強//施展|責編:許金霞
  • 出版社：人民郵電
  • ISBN：9787115632388
  • 出版日期：2024/05/01
  • 裝幀：平裝
  • 頁數：277
人民幣：RMB 69.8 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書結構框架合理、實例豐富，系統介紹了電腦系統結構基礎及工程實現的方法，力求幫助讀者建立必要的理論體系和技術基礎，能夠以量化方式評價和分析現有電腦系統、部件的性能。
    全書共10章，主要內容包括電腦系統結構概述、電腦指令集、指令流水線、指令級並行處理、內存系統、外存系統、數據級並行、多處理器、數據中心、專用加速器。
    本書語言簡練、可讀性好，既可作為高等院校電腦及相關專業教材，也可作為電腦系統結構相關科技人員的參考書。
作者介紹
編者:曹強//施展|責編:許金霞
目錄
第1章  電腦系統結構概述
  1.1  電腦系統
    1.1.1  現代電腦起源和發展過程
    1.1.2  通用電腦系統結構
    1.1.3  電腦系統類型
    1.1.4  處理器發展趨勢
    1.1.5  關鍵部件發展
  1.2  電腦系統結構
    1.2.1  電腦系統結構定義
    1.2.2  電腦系統結構範疇
    1.2.3  電腦系統結構並行分類
  1.3  電腦系統評價指標
    1.3.1  性能指標
    1.3.2  能耗和功率
    1.3.3  成本和價格
    1.3.4  可靠性
  1.4  電腦系統設計原則
    1.4.1  設計原則
    1.4.2  Amdahl定律
    1.4.3  處理器性能公式（Iron定律）
  1.5  電腦系統性能評價
    1.5.1  性能測量方法
    1.5.2  性能綜合評價方法
  本章附錄
  習題
第2章  電腦指令集
  2.1  電腦指令集
    2.1.1  電腦指令集概述
    2.1.2  指令集體系架構
    2.1.3  指令集數據存取模式
  2.2  編址和定址方式
    2.2.1  內存編址
    2.2.2  定址方式
    2.2.3  操作數的數據類型
  2.3  指令類型及格式
    2.3.1  指令類型
    2.3.2  控制流指令
    2.3.3  指令格式
  2.4  編譯器及擴展指令集
    2.4.1  編譯器架構
    2.4.2  編譯優化
    2.4.3  多媒體指令
    2.4.4  擴展指令集
  2.5  RISC-V指令集
  2.6  龍芯指令集
  本章附錄
  習題
第3章  指令流水線
  3.1  指令集實現
    3.1.1  基本邏輯電路

    3.1.2  處理器單周期實現
  3.2  指令流水線
    3.2.1  流水線概念
    3.2.2  RISC-V流水線
    3.2.3  流水線基本性能
  3.3  流水線衝突
    3.3.1  帶停頓流水線性能
    3.3.2  結構衝突
    3.3.3  數據衝突
    3.3.4  分支衝突
    3.3.5  分支預測
  3.4  流水線實現
    3.4.1  RISC-V流水線控制
    3.4.2  異常處理
  本章附錄
  習題
第4章  指令級並行處理
  4.1  指令級並行概念
  4.2  靜態指令調度
    4.2.1  基本流水線調度和循環展開
    4.2.2  編譯器靜態指令調度原則
  4.3  動態指令調度
    4.3.1  指令動態調度思想
    4.3.2  Tomasulo動態調度機制
  4.4  高級動態分支預測
  4.5  多線程
    4.5.1  多線程技術
    4.5.2  同時多線程超標量處理器
  4.6  華為TaiShan處理器
  本章附錄
  習題
第5章  內存系統
  5.1  內存系統概述
    5.1.1  存儲層次結構
    5.1.2  內存主要類型
  5.2  Cache機制
    5.2.1  緩存組織
    5.2.2  緩存性能
  5.3  Cache優化
    5.3.1  降低缺失率
    5.3.2  降低缺失開銷
    5.3.3  縮短命中時間
  5.4  虛擬內存
    5.4.1  存儲層次結構
    5.4.2  快速地址變換
    5.4.3  頁大小
  本章附錄
  習題
第6章  外存系統
  6.1  外存系統

    6.1.1  存儲層次
    6.1.2  主流存儲設備
  6.2  輸入/輸出系統
    6.2.1  I/O硬體結構
    6.2.2  I/O控制過程
    6.2.3  I/O處理模式
    6.2.4  I/O性能
  6.3  存儲可靠性
    6.3.1  可靠性
    6.3.2  部件串並聯繫統的可靠性評估
  6.4  磁碟陣列
    6.4.1  RAID概念
    6.4.2  RAID級別
  6.5  存儲系統結構
    6.5.1  存儲處理架構
    6.5.2  本地存儲
    6.5.3  網路存儲系統
    6.5.4  存儲I/O路徑分析
  本章附錄
  習題
第7章  數據級並行
  7.1  數據級並行
  7.2  向量處理器
    7.2.1  向量指令集體系結構
    7.2.2  向量處理器工作方式
    7.2.3  多車道
    7.2.4  處理變長向量
    7.2.5  處理分支向量
    7.2.6  高帶寬內存組
  7.3  SIMD指令集
  7.4  圖形處理單元
    7.4.1  GPU編程模型
    7.4.2  GPU計算結構
    7.4.3  向量體系結構、多媒體擴展指令集和GPU的異同
  7.5  昇騰處理器
    7.5.1  昇騰處理器結構
    7.5.2  昇騰910
  本章附錄
  習題
第8章  多處理器
  8.1  多處理器概念
    8.1.1  多處理器系統結構
    8.1.2  並行處理的挑戰
  8.2  互連網路
    8.2.1  互連網路概念
    8.2.2  互連網路結構
  8.3  緩存一致性
    8.3.1  緩存一致性概念
    8.3.2  監聽一致性協議
  8.4  同步

    8.4.1  同步原語
    8.4.2  自旋鎖
  8.5  存儲順序一致性
  本章附錄
  習題
第9章  數據中心
  9.1  數據中心概述
    9.1.1  數據中心的先驅
    9.1.2  數據中心的出現
  9.2  數據中心的工作負載
  9.3  數據中心的電腦體系結構
    9.3.1  數據中心外存
    9.3.2  數據中心存儲層次結構
  9.4  數據中心的效率與成本
    9.4.1  測量數據中心的效率
    9.4.2  數據中心的成本
  本章附錄
  習題
第10章  專用加速器
  10.1  專用領域計算加速
    10.1.1  專用領域計算加速概念
    10.1.2  專用領域加速器
  10.2  深度神經網路加速
    10.2.1  深度神經網路
    10.2.2  常見神經網路
  10.3  寒武紀神經網路處理器
    10.3.1  寒武紀處理器結構
    10.3.2  寒武紀處理器指令集
    10.3.3  向量/矩陣指令
  10.4  達芬奇專用處理架構
    10.4.1  達芬奇架構
    10.4.2  達芬奇存儲系統
    10.4.3  達芬奇數據通路
    10.4.4  達芬奇控制單元
  本章附錄
  習題
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032