幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

數字電子技術(第3版教育部高等學校電工電子基礎課程教學指導分委員會推薦教材)

  • 作者：編者:張艷花//王康誼//韓焱|責編:章海濤
  • 出版社：電子工業
  • ISBN：9787121466533
  • 出版日期：2023/12/01
  • 裝幀：平裝
  • 頁數：347
人民幣：RMB 69 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書為「十二五」普通高等教育本科國家級規劃教材、教育部高等學校電工電子基礎課程教學指導分委員會推薦教材，也是國家級優秀教學團隊、國家級線上線下混合式一流本科課程教學成果。
    全書共9章，包括：數字電路基礎、邏輯門電路、組合邏輯電路、觸發器、時序邏輯電路、脈衝信號的產生和整形、半導體存儲器、可編程邏輯器件，以及數模轉換器和模數轉換器。本書遵循保證基礎知識、加強現代方法、理論聯繫實際、便於教學實施的編寫原則，在保證基本概念、基本分析方法和設計方法的基礎上，強化了現代數字電路分析、設計與工程應用的結合。
    每章先提出該章對應的課程目標和討論的主要問題，然後進行正文敘述，例題、思考題、隨堂測驗和習題與課程目標有機結合；提煉典型工程項目「洗衣機控制器的設計」作為整個課程的導引項目，並給出了「五階段、三層次」的過程設計任務與過程考核內容。這樣的編寫突出以任務和問題為探究載體，引導讀者自主探究與個性化學習，重構以學為主的教學過程，有效解決能力培養環節薄弱的問題。
    本書可讀性強，配有數字系統設計微視頻、項目設計微視頻、課程思政案例微視頻和電子教學課件。
作者介紹
編者:張艷花//王康誼//韓焱|責編:章海濤
目錄
第1章  數字電路基礎
  1.1  數字電路概述
    1.1.1  模擬信號和數字信號
    1.1.2  數字信號的表示方法
    1.1.3  數字電路
  1.2  數制和碼制
    1.2.1  數字電路的常用數制
    1.2.2  不同數制之間的相互轉換
    1.2.3  碼制
  1.3  二進位算術運算
  1.4  邏輯代數基礎
    1.4.1  邏輯代數的三種基本運算
    1.4.2  邏輯代數的基本公式和常用公式
    1.4.3  邏輯代數的基本規則
  1.5  邏輯函數的化簡
    1.5.1  邏輯函數的最簡形式及變換
    1.5.2  邏輯函數的公式化簡法
    1.5.3  用卡諾圖化簡邏輯函數
  1.6  邏輯關係描述方法的相互轉換
    1.6.1  用波形圖描述邏輯函數
    1.6.2  邏輯函數描述方法間的轉換
  1.7  VHDL簡介
    1.7.1  VHDL的基本結構
    1.7.2  VHDL的元素
    1.7.3  VHDL的基本語句
  課程思政案例
  本章小結
  隨堂測驗
  習題1
第2章  邏輯門電路
  2.1  邏輯門電路概述
  2.2  TTL集成邏輯門
    2.2.1  雙極型三極體的開關特性
    2.2.2  TTL與非門的電路結構與工作原理
    2.2.3  TTL與非門的外部電氣特性和主要參數
    2.2.4  TTL與非門的改進系列
    2.2.5  其他邏輯功能的TTL門電路
    2.2.6  TTL集電極開路門和三態輸出門
    2.2.7  TTL門電路的使用規則
  *2.3  發射極耦合邏輯門
  2.4  CMOS邏輯門
    2.4.1  MOS管的開關特性
    2.4.2  CMOS反相器
    2.4.3  其他邏輯功能的CMOS門電路
    2.4.4  CMOS傳輸門
    2.4.5  CMOS漏極開路門與CMOS三態輸出門
    2.4.6  各種CMOS數字集成電路的比較
    2.4.7  CMOS門電路的使用規則
  2.5  Bi-CMOS門電路
  2.6  TTL門與CMOS門的介面電路

    2.6.1  TTL驅動CMOS
    2.6.2  CMOS驅動TTL
    2.6.3  TTL、CMOS門與大電流負載的介面
  2.7  門電路的VHDL描述
  課程思政案例
  本章小結
  隨堂測驗
  習題2
第3章  組合邏輯電路
  3.1  組合邏輯電路概述
  3.2  基於門電路的組合邏輯電路的分析與設計
    3.2.1  基於門電路的組合邏輯電路的分析
    3.2.2  基於門電路的組合邏輯電路的設計
  3.3  常用集成中規模組合邏輯電路
    3.3.1  編碼器
    3.3.2  解碼器
    3.3.3  數據選擇器
    3.3.4  數值比較器
    3.3.5  加法器
  3.4  中規模組合邏輯電路的應用
    3.4.1  解碼器的應用
    3.4.2  數據選擇器的應用
    3.4.3  全加器的應用
    3.4.4  其他應用舉例
  3.5  競爭-冒險
    3.5.1  競爭-冒險的基本概念
    3.5.2  競爭-冒險的判斷方法
    3.5.3  競爭-冒險的消除方法
  3.6  組合邏輯電路的VHDL描述
  *3.7  過程考核模塊：洗衣機控制器組合邏輯電路模塊的設計
  本章小結
  隨堂測驗
  習題3
第4章  觸發器
  4.1  觸發器概述
  4.2  基本RS觸發器
    4.2.1  與非門組成的基本RS觸發器
    4.2.2  或非門組成的基本RS觸發器
    4.2.3  應用舉例
  4.3  同步觸發器
    4.3.1  同步RS觸發器
    4.3.2  同步D觸發器
    4.3.3  同步觸發器的空翻現象
  4.4  主從觸發器
    4.4.1  主從RS觸發器
    4.4.2  主從JK觸發器
    4.4.3  其他主從結構的觸發器
  4.5  邊沿觸發器
    4.5.1  維持-阻塞邊沿D觸發器
    4.5.2  用CMOS傳輸門組成的邊沿D觸發器

    4.5.3  利用傳輸延遲時間的邊沿JK觸發器
  4.6  觸發器的電路結構和邏輯功能的關係
  4.7  集成觸發器簡介及其應用舉例
  4.8  觸發器的VHDL描述
  課程思政案例
  本章小結
  隨堂測驗
  習題4
第5章  時序邏輯電路
  5.1  時序邏輯電路概述
    5.1.1  時序邏輯電路的特點
    5.1.2  時序邏輯電路的分類
    5.1.3  時序邏輯電路的表示方法
  5.2  基於觸發器的時序邏輯電路的分析
    5.2.1  時序邏輯電路的分析方法
    5.2.2  同步時序邏輯電路的分析
    5.2.3  非同步時序邏輯電路的分析
  5.3  基於觸發器的同步時序邏輯電路的設計
    5.3.1  時序邏輯電路的設計方法
    5.3.2  同步時序邏輯電路的設計
  5.4  中規模集成時序邏輯電路
    5.4.1  寄存器和移位寄存器
    5.4.2  計數器
  5.5  中規模集成時序邏輯器件應用
    5.5.1  中規模集成計數器的應用
    5.5.2  中規模移位寄存器的應用
  5.6  順序脈衝發生器和序列信號發生器
    5.6.1  順序脈衝發生器
    5.6.2  序列信號發生器
  5.7  綜合應用舉例
  5.8  基於VHDL的時序邏輯電路的設計
    5.8.1  VHDL的狀態描述
    5.8.2  一般時序邏輯電路的VHDL描述舉例
    5.8.3  狀態機及其VHDL描述
  *5.9  過程考核模塊：洗衣機控制器時序邏輯電路模塊的設計
  課程思政案例
  本章小結
  隨堂測驗
  習題5
第6章  脈衝信號的產生和整形
  6.1  脈衝信號概述
  6.2  施密特觸發器
    6.2.1  門電路構成的施密特觸發器
    6.2.2  集成施密特觸發器
    6.2.3  用555定時器構成的施密特觸發器
    6.2.4  施密特觸發器的應用
  6.3  單穩態觸發器
    6.3.1  門電路構成的單穩態觸發器
    6.3.2  集成單穩態觸發器
    6.3.3  用555定時器構成的單穩態觸發器

    6.3.4  單穩態觸發器的應用
  6.4  多諧振蕩器
    6.4.1  用門電路組成的多諧振蕩器
    6.4.2  石英晶體組成的多諧振蕩器
    6.4.3  由555定時器構成的多諧振蕩器
    6.4.4  多諧振蕩器的應用：燃氣灶熄火聲光報警電路
  *6.5  過程考核模塊：洗衣機控制器脈衝波形的產生與整形模塊的設計
  課程思政案例
  本章小結
  隨堂測驗
  習題6
第7章  半導體存儲器
  7.1  半導體存儲器概述
  7.2  只讀存儲器
    7.2.1  固定ROM
    7.2.2  可編程ROM
    7.2.3  可擦除可編程ROM
    7.2.4  ROM晶元應用舉例
    7.2.5  常用集成ROM存儲器晶元
  7.3  隨機存儲器
    7.3.1  RAM的基本結構
    7.3.2  SRAM的靜態存儲單元
    7.3.3  DRAM的動態存儲單元
  7.4  存儲容量的擴展
    7.4.1  位擴展
    7.4.2  字擴展
    7.4.3  字、位同時擴展
  7.5  存儲器的VHDL描述
  本章小結
  隨堂測驗
  習題7
第8章  可編程邏輯器件
  8.1  可編程邏輯器件概述
    8.1.1  PLD的基本結構
    8.1.2  PLD的分類
    8.1.3  PLD的電路表示方法
    8.1.4  PLD的性能特點
  8.2  可編程陣列邏輯
    8.2.1  PAL的基本電路結構
    8.2.2  PAL的應用舉例
  8.3  通用陣列邏輯器件
    8.3.1  GAL的基本電路結構
    8.3.2  OLMC的組成結構
    8.3.3  GAL的特點
  8.4  複雜可編程邏輯器件
    8.4.1  CPLD的基本結構
    8.4.2  MAX7000系列的結構和功能
    8.4.3  MAX7000系列的宏單元
    8.4.4  邏輯陣列塊
    8.4.5  MAX7000系列的其他組成部分

    8.4.6  CPLD的特性
  8.5  現場可編程門陣列器件
    8.5.1  現場可編程門陣列器件的基本結構
    8.5.2  查找表的原理與結構
    8.5.3  FLEX10K系列的基本結構
    8.5.4  FPGA的特點
    8.5.5  FPGA與CPLD在功能和性能上的主要差別
  8.6  基於可編程邏輯器件的數字系統設計
    8.6.1  基於可編程邏輯器件的數字系統設計流程
    8.6.2  設計舉例：超聲波測距系統的設計
    8.6.3  其他數字系統設計微視頻
  *8.7  過程考核模塊：基於可編程邏輯器件的洗衣機控制模塊的設計
  本章小結
  隨堂測驗
  習題8
第9章  數模轉換器和模數轉換器
  9.1  數模轉換器
    9.1.1  數模轉換的基本原理和分類
    9.1.2  數模轉換的常用技術
    9.1.3  DAC的主要技術指標
    9.1.4  集成DAC及其應用
  9.2  模數轉換器
    9.2.1  模數轉換器的基本原理和分類
    9.2.2  並行比較型ADC
    *9.2.3  流水線型ADC
    9.2.4  逐次逼近型ADC
    9.2.5  雙積分型ADC
    *9.2.6  ?-△型ADC
    9.2.7  ADC的主要技術指標
    9.2.8  集成ADC及其應用
  *9.3  過程考核模塊：洗衣機控制器的整體聯調與優化設計
  本章小結
  隨堂測驗
  習題9
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032