幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

數字電子技術基礎(第4版十二五江蘇省高等學校重點教材)

  • 作者：編者:王振宇//成立|責編:路乙達//聶文君
  • 出版社：機械工業
  • ISBN：9787111742906
  • 出版日期：2024/01/01
  • 裝幀：平裝
  • 頁數：373
人民幣：RMB 75 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書是編者根據教育部高等學校電工電子基礎課程教學指導委員會頒布的「數字電子技術基礎」課程的教學基本要求，主動融合課程涉及相關領域的新知識和新概念，並結合編寫團隊教師的一線教學經驗精雕細琢而成。全書共分9章，內容有：數字電路基礎、集成邏輯門電路、組合邏輯電路、鎖存器和觸發器、時序邏輯電路、半導體存儲器和可編程邏輯器件、數-模與模-數轉換器、脈衝波形的產生與變換、數字電路虛擬實驗與數字系統設計基礎等。為了輔助課程學習，本書提供課堂教學視頻。同時，本書的主要知識點都配備有精選的例題和習題，為學生課後複習、練習和總結提供必需的資料。書末還配備有學習「數字電子技術基礎」課程所需的附錄和部分習題答案。
    本書思路流暢、層次分明、文字精練，可作為理工科高等院校電氣、電子信息類專業和機電、測控類專業「數字電子技術基礎」課程的教材，也可供從事電子信息技術和電氣類專業的工程技術人員參考。
作者介紹
編者:王振宇//成立|責編:路乙達//聶文君
目錄
第4版前言
第3版前言
第2版前言
第1版前言
第1章  數字電路基礎
  引言
  1.1  數字信號與數字電路
    1.1.1  模擬信號和數字信號
    1.1.2  數字技術的發展及其應用
    1.1.3  數字集成電路的特點及其分類
    1.1.4  數字電路的分析方法
  1.2  數制與編碼
    1.2.1  常用的計數制及其相互轉換規律
    1.2.2  二進位數的算術運算
    1.2.3  編碼
  1.3  邏輯代數基礎
    1.3.1  邏輯代數的3種基本運算
    1.3.2  邏輯代數的基本公式和常用公式
    1.3.3  邏輯代數的基本規則
  1.4  邏輯函數的建立及其表示方法
    1.4.1  根據實際問題建立邏輯函數
    1.4.2  邏輯函數式的不同表達形式及實現方法
    1.4.3  按照真值表寫出邏輯函數式
    1.4.4  根據波形圖轉換為真值表
  1.5  邏輯函數的化簡
    1.5.1  邏輯函數的最簡形式
    1.5.2  邏輯函數的公式化簡法
    1.5.3  用卡諾圖化簡邏輯函數
  1.6  具有無關項邏輯函數的化簡
  1.7  數字電路中半導體器件的開關特性
    1.7.1  半導體二極體的開關特性
    1.7.2  雙極型晶體管的開關特性
    1.7.3  增強型絕緣柵場效應晶體管的開關特性
  習題
第2章  集成邏輯門電路
  引言
  2.1  基本邏輯門電路
    2.1.1  二極體與門及或門電路
    2.1.2  非門電路（BJT反相器）
  2.2  CMOS邏輯門電路
    2.2.1  CMOS反相器
    2.2.2  常用的CMOS門電路
    2.2.3  CMOS傳輸門和雙向模擬開關
    2.2.4  CMOS漏極開路門及三態門
    2.2.5  CMOS三態門的應用
    2.2.6  CMOS邏輯門的主要技術參數
  2.3  TTL邏輯門電路
    2.3.1  TTL與非門電路結構和工作原理
    2.3.2  TTL或非門
    2.3.3  TTL系列門電路的技術參數

    2.3.4  TTL集電極開路門和三態門
  *2.4  射極耦合邏輯門電路（ECL門）
  2.5  BiCMOS門電路
    2.5.1  BiCMOS反相器
    2.5.2  其他的BiCMOS門電路
  2.6  邏輯門電路使用中的幾個問題
    2.6.1  正負邏輯問題
    2.6.2  實際使用邏輯門的處理措施
    2.6.3  邏輯門電路綜合分析例
  習題
第3章  組合邏輯電路
  引言
  3.1  組合邏輯電路概述
  3.2  組合邏輯電路的分析方法
    3.2.1  分析組合邏輯電路的大致步驟
    3.2.2  幾種常用的集成組合邏輯電路
  3.3  組合邏輯電路設計
    3.3.1  概述
    3.3.2  組合邏輯電路的設計方法
    3.3.3  組合邏輯電路硬接線設計方法總結
  3.4  用小規模集成電路（SSI）設計組合邏輯電路
    3.4.1  設計組合邏輯電路的大致步驟
    3.4.2  組合邏輯電路設計舉例
    3.4.3  編碼器
    3.4.4  解碼器
    3.4.5  數值比較器
    3.4.6  多輸出邏輯函數的共用項設計
  *3.5  組合邏輯電路中的競爭-冒險
    3.5.1  產生競爭-冒險的原因
    3.5.2  消除競爭-冒險的方法
  3.6  用MSI晶元設計其他的組合邏輯電路
    3.6.1  用集成數據選擇器實現其他組合邏輯功能
    3.6.2  用解碼器實現多種組合邏輯功能
    3.6.3  用全加器實現多種組合邏輯功能
  3.7  組合邏輯電路綜合應用例
  習題
第4章  鎖存器和觸發器
  引言
  4.1  概述
  4.2  基本SR鎖存器
    4.2.1  用與非門構成的基本SR鎖存器
    4.2.2  用或非門構成的基本SR鎖存器
    4.2.3  集成基本SR鎖存器
  4.3  時鐘觸發器
    4.3.1  門控鎖存器
    4.3.2  主從觸發器
    4.3.3  幾種常用的邊沿觸發器
  4.4  T觸發器和T′觸發器
    4.4.1  T觸發器
    4.4.2  T′觸發器

  4.5  時鐘觸發器轉換設計
    4.5.1  JK觸發器轉換為D、T、T′觸發器
    4.5.2  D觸發器轉換為JK、T、T′觸發器
  4.6  觸發器應用舉例
  習題
第5章  時序邏輯電路
  引言
  5.1  概述
  5.2  時序邏輯電路的分析方法
    5.2.1  分析時序邏輯電路的大致步驟
    5.2.2  寄存器和移位寄存器
    5.2.3  計數器
  5.3  時序邏輯電路設計
    5.3.13  種設計方法
    5.3.2  一般同步時序邏輯電路的設計方法
  5.4  MSI時序邏輯器件的應用
    5.4.1  MSI計數器晶元的應用
    5.4.2  MSI寄存器晶元的應用
  習題
第6章  半導體存儲器和可編程邏輯器件
  引言
  6.1  半導體存儲器
    6.1.1  半導體存儲器的特點
    6.1.2  半導體存儲器的分類
    6.1.3  半導體存儲器的主要技術指標
  6.2  隨機存取存儲器（RAM）
    6.2.1  RAM的結構
    6.2.2  RAM的存儲單元
    6.2.3  RAM的應用
  6.3  只讀存儲器（ROM）
    6.3.1  ROM的結構
    6.3.2  掩模式只讀存儲器（固定ROM）
    6.3.3  可編程只讀存儲器（PROM）
    6.3.4  可擦除可編程只讀存儲器（EPROM）
  6.4  存儲器容量的擴展
  6.5  可編程邏輯器件（PLD）
    6.5.1  PLD概述
    6.5.2  可編程陣列邏輯（PAL）
    6.5.3  通用陣列邏輯（GAL）
    6.5.4  複雜可編程邏輯器件（CPLD）
    6.5.5  現場可編程門陣列（FPGA）
    6.5.6  在系統可編程邏輯器件（ISP-PLD）
    6.5.7  FPGA和CPLD的比較
    6.5.8  FPGA/CPLD的設計流程與開發工具
  習題
第7章  數-模與模-數轉換器
  引言
  7.1  D-A轉換器
    7.1.1  D-A轉換器及其主要參數
    7.1.2  權電流型D-A轉換器

    7.1.3  倒T形電阻網路D-A轉換器
    7.1.4  模擬電子開關
  7.2  A-D轉換器
    7.2.1  A-D轉換的一般工作過程
    7.2.2  並行比較型A-D轉換器
    7.2.3  逐次逼近型A-D轉換器
    *7.2.4  雙積分式A-D轉換器
    7.2.5  A-D轉換器主要技術指標
    *7.2.6  集成A-D轉換器及其應用
  習題
第8章  脈衝波形的產生與變換
  引言
  8.1  實際的矩形波電壓及其參數
  8.2  集成555定時器
    8.2.1  集成555定時器簡介
    8.2.2  集成定時器CC7555的內部邏輯電路
    8.2.3  CC7555的工作原理
  8.3  施密特觸發器
    8.3.1  用555定時器構成施密特觸發器
    8.3.2  集成施密特觸發器
    *8.3.3  用TTL門組成施密特觸發器
  8.4  單穩態觸發器
    8.4.15  55定時器構成單穩態觸發器
    8.4.2  集成單穩態觸發器
    *8.4.3  用門電路組成的積分型單穩態觸發器
  8.5  多諧振蕩器
    8.5.15  55定時器構成多諧振蕩器
    8.5.2  石英晶體振蕩器
  8.6  脈衝信號產生與變換電路綜合應用舉例
  習題
第9章  數字電路虛擬實驗與數字系統設計基礎
  引言
  9.1  Multisim 14.0使用方法簡介
    9.1.1  數字電路模擬用虛擬儀錶介紹
    9.1.2  放置元件的方法
    9.1.3  連線操作
    9.1.4  基本數字電路分析與設計舉例
    9.1.5  基於Multisim的數字系統綜合設計
  9.2  數字系統設計基礎
    9.2.1  用EDA設計數字系統的一般流程
    9.2.2  硬體描述語言Verilog HDL簡介
    9.2.3  Verilog HDL的基本元素
    9.2.4  Verilog HDL的語法結構
    9.2.5  Verilog HDL描述數字邏輯電路舉例
    9.2.6  用ModelSim軟體模擬數字系統
    9.2.7  基於Verilog HDL語言的數字系統綜合設計
  習題
附錄
  附錄A  美國標準信息交換碼（ASCII）
  附錄B  國內外常用邏輯符號對照表

  附錄C  TTL和CMOS邏輯門電路主要技術參數
  附錄D二進位邏輯單元圖形符號簡介（GB/T 4728.12-2022）
    D.1  二進位邏輯單元圖形符號的組成
      D.1.1  方框
      D.1.2  限定符號
    D.2  邏輯狀態及其約定
      D.2.1  內部邏輯狀態和外部邏輯狀態
      D.2.2  邏輯狀態和邏輯電平之間的關係
  附錄E  國產半導體集成電路型號命名法（GB 3430-1989）
    E.1  型號的組成
    E.2  示例
  附錄F  常用ADC和DAC晶元簡介
  附錄G  電阻器型號、名稱和標稱系列
    G.1  電阻器型號名稱對照
    G.2  電阻器（電位器）標稱系列及其誤差
部分習題答案
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032