幫助中心 | 我的帳號 | 關於我們

FPGA現代電子系統設計原理(高等學校電子信息類專業系列教材)

  • 作者:編者:陳曉梅|責編:趙凱
  • 出版社:清華大學
  • ISBN:9787302630999
  • 出版日期:2023/12/01
  • 裝幀:平裝
  • 頁數:359
人民幣:RMB 69 元      售價:
放入購物車
加入收藏夾

內容大鋼
    本書是一部系統論述基於FPGA的現代電子系統設計方法的立體化教程(含紙質圖書、電子書、教學課件、源代碼與視頻教程)。全書共分為8章:第1章EDA技術概述,介紹了基於FPGA設計的優勢、FPGA技術應用領域、自頂向下設計方法論、FPGA設計層次、RTL層設計的流程;第2章介紹CPLD/FPGA的結構原理及編程和配置相關知識;第3、4、5、8章,從第3章的VHDL基本語法,到第4章的組合邏輯和時序邏輯基本模塊,再到第5章的宏功能模塊利用,最後是第8章以項目引導的典型電子系統設計案例,逐層遞進,由淺入深地介紹基於VHDL的數字系統描述方法;第6章介紹邏輯設計之後需要考慮的時序分析相關基礎,包括時序約束、時序分析的若干基本概念和時鐘管理;第7章面向整體系統設計及優化問題,介紹了基本系統設計原則和VHDL優化原則。
    為便於讀者高效學習,快速掌握基於VHDL的編程與實踐,本書作者精心製作了完整的教學課件(8章PPT)、完整的源代碼與豐富的配套視頻教程及在線答疑服務等。
    本書可作為廣大高校電子信息工程專業EDA課程的教材,也可作為電腦技術、自動化、電力系統及自動化、智能電網及信息工程、機械電子等工科專業學生的自學參考書。

作者介紹
編者:陳曉梅|責編:趙凱

目錄
第1章  FPGA相關EDA技術概述
  1.1  基於FPGA設計數字電子系統的優勢
  1.2  FPGA技術應用領域
    1.2.1  FPGA應用於人工智慧與大數據
    1.2.2  FPGA應用於高速、高帶寬的網路通信
    1.2.3  FPGA應用於雲計算
    1.2.4  FPGA應用於邊緣計算
  1.3  FPGA自頂向下的設計方法論
  1.4  FPGA的設計層次
  1.5  RTL層FPGA設計流程
    1.5.1  設計輸入
    1.5.2  綜合
    1.5.3  適配
    1.5.4  時序模擬與功能模擬
    1.5.5  編程下載
    1.5.6  硬體測試
第2章  FPGA和CPLD結構原理
  2.1  FPGA的編程技術
  2.2  Intel公司FPGA產品系列
    2.2.1  Agilex FPGA系列
    2.2.2  Stratix FPGA系列
    2.2.3  Arria系列
    2.2.4  Cyclone系列
    2.2.5  MAX系列
  2.3  傳統CPLD結構原理
  2.4  FPGA結構原理
    2.4.1  查詢表實現函數基本原理
    2.4.2  Cyclone Ⅲ系列器件的結構原理
  2.5  新型CPLD結構原理
    2.5.1  LAB
    2.5.2  多軌道互連
    2.5.3  可編程I/O塊
  2.6  CPLD和FPGA的區別與趨同
  2.7  編程與配置
    2.7.1  配置方式
    2.7.2  主動串列配置方式
    2.7.3  被動串列配置方式
    2.7.4  快速被動並行配置方式
    2.7.5  被動並行非同步配置方式
    2.7.6  JTAG配置方式
    2.7.7  USB-Blaster Ⅱ下載電纜
    2.7.8  配置晶元
    2.7.9  配置文件
  2.8  基於FPGA的SoC設計方法
    2.8.1  系統功能集成是SoC的核心技術
    2.8.2  固件集成是SoC的基礎設計思想
    2.8.3  嵌入式系統是SoC的基本結構
    2.8.4  IP是SoC的設計基礎
第3章  VHDL的基本語法規則
  3.1  VHDL基本術語

  3.2  VHDL的三種不同描述風格
    3.2.1  實體
    3.2.2  結構體
    3.2.3  配置
  3.3  數據對象
    3.3.1  常量
    3.3.2  變數
    3.3.3  信號
    3.3.4  別名
    3.3.5  常量、變數和信號的比較
  3.4  數據類型
    3.4.1  標量
    3.4.2  複合類型
    3.4.3  數據類型轉換
    3.4.4  、子類型
  3.5  行為描述
    3.5.1  信號賦值
    3.5.2  延時
    3.5.3  進程
    3.5.4  WAIT語句
    3.5.5  決斷信號
  3.6  子程序
    3.6.1  過程
    3.6.2  雨數
    3.6.3  函數/過程重載
  3.7  設計庫和標準程序包
第4章  基本電路模塊設計
  4.1  組合邏輯典型電路設計
    4.1.1  編碼器
    4.1.2  解碼器
    4.1.3  三人表決器
    4.1.4  數據選擇器
    4.1.5  數據分配器
    4.1.6  數值比較器
    4.1.7  加法器
  4.2  時序邏輯電路典型模塊設計
    4.2.1  觸發器設計
    4.2.2  計數器設計
    4.2.3  寄存器設計
    4.2.4  鎖存器
    4.2.5  移位寄存器
    4.2.6  順序脈衝發生器設計
    4.2.7  序列信號發生器設計
    4.2.8  分頻器設計
    4.2.9  狀態機設計
    4.2.10  三態匯流排設計
  4.3  簡單的測試基準設計
    4.3.1  測試基準概述
    4.3.2  基本測試基準的搭建
第5章  EDA宏功能資源利用

  5.1  參數化模塊庫(LPM)
    5.1.1  計數器
    5.1.2  基於ROM的正弦波發生器
  5.2  IP核的使用實例
    5.2.1  IP相關常識概述
    5.2.2  8B/10B核的使用
  5.3  原Altera公司特定功能IP核(ALT類)
    5.3.1  ALTMEMMULT IP核實現整數乘法
    5.3.2  鎖相環ALTPLL的調用
第6章  時序分析基礎
  6.1  時序約束
  6.2  時序分析的基本概念
    6.2.1  時序網表和時序路徑
    6.2.2  基本時序分析參數
    6.2.3  同步時序分析
    6.2.4  非同步時序分析——恢復和移除分析
    6.2.5  多周期路徑分析
    6.2.6  亞穩性分析
    6.2.7  時序悲觀分析
    6.2.8  時鐘數據分析
    6.2.9  多角時序分析
  6.3  時鐘管理
    6.3.1  時序問題
    6.3.2  鎖相環應用
第7章  系統設計及優化原則
  7.1  可編程邏輯基本設計原則
    7.1.1  面積和速度的平衡與互換原則
    7.1.2  系統原則
    7.1.3  同步設計原則
    7.1.4  數據介面同步原則
    7.1.5  結構層次化編碼原則
  7.2  VHDL的優化設計
    7.2.1  面積優化設計
    7.2.2  速度優化設計
  7.3  其他設計技巧
    7.3.1  組合邏輯的注意事項
    7.3.2  時鐘的設計技巧
第8章  FPGA電子系統設計項目
  8.1  串並行乘法器設計
    8.1.1  串並乘法器原理
    8.1.2  系統設計
    8.1.3  模擬結果
  8.2  看門狗設計
    8.2.1  看門狗的工作原理
    8.2.2  系統設計及模擬結果
  8.3  PS/2鍵盤介面設計
  8.4  多位數碼管的動態掃描顯示
    8.4.1  多位數碼管的顯示原理
    8.4.2  系統設計及模擬結果
  8.5  FPGA控制數欖轉換器DAC0832實現鋸齒波發生器

    8.5.1  DAC0832的工作原理
    8.5.2  FPGA控制的鋸齒波發生器電路
  8.6  FPGA控制模數轉換器ADC0809的應用
    8.6.1  ADC0809轉換器及其模數轉換電路
    8.6.2  FPGA控制的模數轉換電路
    8.6.3  用數碼管顯示模數轉換器的輸入電壓
    8.6.4  模擬輸入有負電壓時的轉換電路
  8.7  數字頻率計
    8.7.1  總體設計要求和設計實現思路
    8.7.2  各模塊具體設計實現及模擬
  8.8  UART通用非同步收發器
    8.8.1  UART協議基礎
    8.8.2  UART模塊程序設計
參考文獻

  • 商品搜索:
  • | 高級搜索
首頁新手上路客服中心關於我們聯絡我們Top↑
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話:02-2381-2033 02-2381-1863 時間:週一-週五 10:00-17:00
 服務信箱:bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證:浙B2-20060032