幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

開源RISC-V處理器架構分析與驗證

  • 作者：編者:吳慶波//張凡//張留洋//吳喜廣|責編:白立軍//楊帆
  • 出版社：清華大學
  • ISBN：9787302626497
  • 出版日期：2024/01/01
  • 裝幀：平裝
  • 頁數：288
人民幣：RMB 79 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書從處理器指令集架構入手，介紹了RISC-V指令集架構，在此基礎上對處理器微架構進行閘述，同時，以Ariane核為例詳述微架構中指令提取、指令解碼、指令發射、指令執行和指令提交，以及存儲管理、中斷和異常處理。除RISC-V核之外，本書還涉及處理器驗證，其中包括UVM，RISC-V驗證框架的搭建、指令發生器和模擬器。
    本書適合作為大專院校學生學習RISC-V指令集微架構以及晶元驗證的入門教材，也可供RISC-V處理器設計與驗證相關工程技術人員或研究人員參考。
作者介紹
編者:吳慶波//張凡//張留洋//吳喜廣|責編:白立軍//楊帆
目錄
第一部分  處理器指令集架構
  第1章  RISC-V指令集架構淺析
    1.1  指令集架構
      1.1.1  複雜指令集電腦與精簡指令集電腦
      1.1.2  經典指令集
      1.1.3  RISC
    1.2  RISCV指令集簡介
    1.3  RISC-V基礎指令集
      1.3.1  算術與邏輯操作指令
      1.3.2  控制轉移指令
      1.3.3  內存訪問指令
      1.3.4  控制和狀態指令
    1.4  RISC-V擴展指令集
      1.4.1  RV32M整數乘除法指令
      1.4.2  RV32A原子指令
      1.4.3  RV32C壓縮指令
      1.4.4  RV32F單精度浮點指令
      1.4.5  RV32D雙精度浮點指令
    1.5  RISC-V 64位基礎指令
    1.6  RISCV特權指令
    1.7  本章小結
第二部分  處理器微架構
  第2章  微架構頂層分析
    2.1  流水線
      2.1.1  RISC-V指令集
      2.1.2  流水化實現
      2.1.3  流水線性能
      2.1.4  流水線冒險
      2.1.5  分支預測
      2.1.6  標量流水線局限性
    2.2  Ariane微架構
      2.2.1  Ariane簡介
      2.2.2  頂層介面
      2.2.3  流水線架構
      2.2.4  數據流
      2.2.5  模塊層次
    2.3  本章小結
  第3章  指令提取
    3.1  指令提取概述
    3.2  分支預測演算法
      3.2.1  2位飽和計數器
      3.2.2  兩級分支預測器
      3.2.3  Gshare分支預測器
      3.2.4  分支目標緩>中器
      3.2.5  返回地址堆棧
    3.3  指令提取單元設計
      3.3.1  整體設計
  ……
第三部分  處理器驗證

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032