幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

晶元設計--CMOS模擬集成電路版圖設計與驗證(基於Cadence IC6.1.7第2版)/微電子與集成電路先進技術叢書/半導體與集成電路關鍵技術叢書

  • 作者：編者:陳鋮穎//陳黎明//蔣見花//王興華|責編:江婧婧
  • 出版社：機械工業
  • ISBN：9787111737803
  • 出版日期：2023/12/01
  • 裝幀：平裝
  • 頁數：483
人民幣：RMB 149 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書聚焦CMOS模擬集成電路版圖設計領域，從版圖的基本概念、設計方法和EDA工具入手，循序漸進介紹了CMOS模擬集成電路版圖規劃、布局、設計到流片的全流程；詳盡地介紹了目前主流使用的模擬集成電路版圖設計和驗證工具——Cadence IC 6.1.7與Siemens EDA Calibre Design Solutions （Calibre）；同時展示了運算放大器、帶隙基準源、低壓差線性穩壓器、模-數轉換器等典型模擬集成電路版圖的設計實例，並結合實例對LVS驗證中的典型案例進行了歸納和總結；最後對集成電路設計使用的工藝設計工具包內容，以及參數化單元建立方法進行了討論。
    本書通過結合基礎、工具和設計實踐，由淺入深，使讀者深刻了解CMOS模擬集成電路版圖設計和驗證的規則、流程和基本方法，對於進行CMOS模擬集成電路學習的高年級本科生、研究生，以及從事集成電路版圖設計與驗證的工程師，都能提供有益的幫助。
作者介紹
編者:陳鋮穎//陳黎明//蔣見花//王興華|責編:江婧婧
目錄
第2版前言
第1版前言
第1章  先進集成電路器件
  1.1  概述
  1.2  平面全耗盡絕緣襯底上硅（FD-SOI）MOSFET
    1.2.1  採用薄氧化埋層的原因
    1.2.2  超薄體中的二維效應
  1.3  FinFET
    1.3.1  三柵以及雙柵FinFET
    1.3.2  實際中的結構選擇
  1.4  碳基晶體管
    1.4.1  碳納米管
    1.4.2  碳納米管場效應晶體管
  1.5  版圖相關效應
    1.5.1  阱鄰近效應
    1.5.2  淺槽隔離應力效應
  1.6  基於gm/ID的設計方法
    1.6.1  模擬集成電路的層次化設計
    1.6.2  gm/ID設計方法所處的地位
    1.6.3  gm/ID設計方法的優勢
    1.6.4  基於Vov的設計方法
    1.6.5  gm/ID設計方法詳述
    1.6.6  基於gm/ID的設計實例
第2章  CMOS模擬集成電路版圖設計
  2.1  CMOS模擬集成電路設計流程
  2.2  CMOS模擬集成電路版圖定義
  2.3  CMOS模擬集成電路版圖設計流程
    2.3.1  版圖規劃
    2.3.2  版圖設計實現
    2.3.3  版圖驗證
    2.3.4  版圖完成
  2.4  版圖設計通用規則
  2.5  版圖布局
    2.5.1  對稱約束下的晶體管級布局
    2.5.2  版圖約束下的層次化布局
  2.6  版圖布線
  2.7  CMOS模擬集成電路版圖匹配設計
    2.7.1  CMOS工藝失配機理
    2.7.2  元器件版圖匹配設計規則
第3章  Cadence Virtuoso 6.1.7版圖設計工具
  3.1  Cadence Virtuoso 6.1.7界面介紹
    3.1.1  Cadence Virtuoso 6.1.7CIW界面介紹
    3.1.2  Cadence Virtuoso 6.1.7Library Manager界面介紹
    3.1.3  Cadence Virtuoso 6.1.7Library Path Editor操作介紹
    3.1.4  Cadence Virtuoso 6.1.7Layout Editor界面介紹
  3.2  Virtuoso 基本操作
    3.2.1  創建圓形
    3.2.2  創建矩形
    3.2.3  創建路徑
    3.2.4  創建標識名

    3.2.5  調用器件和陣列
    3.2.6  創建接觸孔和通孔
    3.2.7  創建環形圖形
    3.2.8  移動命令
    3.2.9  複製命令
    3.2.10  拉伸命令
    3.2.11  刪除命令
    3.2.12  合併命令
    3.2.13  改變層次關係命令
    3.2.14  切割命令
    3.2.15  旋轉命令
    3.2.16  屬性命令
    3.2.17  分離命令
    3.2.18  改變形狀命令
    3.2.19  版圖層擴縮命令
第4章  Siemens EDA Calibre版圖驗證工具
  4.1  Siemens EDA Calibre版圖驗證工具簡介
  4.2  Siemens EDA Calibre版圖驗證工具調用
    4.2.1  採用內嵌在Cadence VirtuosoLayout Editor工具啟動
    4.2.2  採用Calibre圖形界面啟動
    4.2.3  採用Calibre查看器啟動
  4.3  Siemens EDA Calibre DRC驗證
    4.3.1  Calibre DRC驗證簡介
    4.3.2  Calibre Interactive nmDRC界面介紹
    4.3.3  Calibre nmDRC驗證流程舉例
  4.4  Siemens EDA Calibre nmLVS驗證
    4.4.1  Calibre nmLVS驗證簡介
    4.4.2  Calibre nmLVS界面介紹
    4.4.3  Calibre LVS驗證流程舉例
  4.5  Siemens EDA Calibre寄生參數提取（PEX）
    4.5.1  Calibre PEX驗證簡介
    4.5.2  Calibre PEX界面介紹
    4.5.3  Calibre PEX流程舉例
第5章  Calibre驗證文件
  5.1  Virtuoso Techfile
    5.1.1  Virtuoso Techfile內容
    5.1.2  修改示例
  5.2  Virtuoso Layer Map
    5.2.1  Virtuoso Layer Map內容
    5.2.2  示例：Virtuoso LayerMap修改方法
  5.3  Virtuoso Symbol CDF
    5.3.1  Virtuoso Symbol CDF內容
    5.3.2  示例：Virtuoso參數修改方法
  5.4  SVRF語言
    5.4.1  SVRF基本符號使用
    5.4.2  SVRF基本mathfunction
    5.4.3  SVRF基本格式
    5.4.4  Layer Operations運算輸出
  5.5  DRC rule
    5.5.1  DRC rule內容

    5.5.2  DRC rule主要operation
    5.5.3  DRC rule驗證方法
    5.5.4  修改示例
  5.6  LVS（PEX）rule
    5.6.1  LVS rule內容
    5.6.2  LVS rule器件定義
    5.6.3  LVS rule驗證方法
    5.6.4  示例：pdio18e2r LVS rule添加方法
第6章  CMOS模擬集成電路版圖設計與驗證流程
  6.1  設計環境準備
  6.2  單級跨導放大器電路的建立和前模擬
  6.3  跨導放大器版圖設計
  6.4  跨導放大器版圖驗證與參數提取
  6.5  跨導放大器電路后模擬
  6.6  輸入輸出單元環設計
  6.7  主體電路版圖與輸入輸出單元環的連接
  6.8  導出GDSII文件
第7章  運算放大器的版圖設計
  7.1  運算放大器基礎
  7.2  運算放大器的基本特性和分類
    7.2.1  運算放大器的基本特性
    7.2.2  運算放大器的性能參數
    7.2.3  運算放大器的分類
  7.3  單級摺疊共源共柵運算放大器的版圖設計
  7.4  兩級全差分密勒補償運算放大器的版圖設計
  7.5  電容—電壓轉換電路版圖設計
第8章  帶隙基準源與低壓差線性穩壓器的版圖設計
  8.1  帶隙基準源的版圖設計
    8.1.1  帶隙基準源基本原理
    8.1.2  帶隙基準源版圖設計實例
  8.2  低壓差線性穩壓器的版圖設計
    8.2.1  低壓差線性穩壓器的基本原理
    8.2.2  低壓差線性穩壓器版圖設計實例
第9章  模-數轉換器版圖設計
  9.1  性能參數
    9.1.1  靜態參數
    9.1.2  動態特性
    9.1.3  功耗指標
    9.1.4  抖動
  9.2  模-數轉換器的結構及版圖設計
    9.2.1  快閃型模-數轉換器（Flash ADC）
    9.2.2  快閃型模-數轉換器版圖設計
    9.2.3  流水線模-數轉換器基礎（Pipelined ADC）
    9.2.4  流水線模-數轉換器版圖設計
    9.2.5  逐次逼近模-數轉換器（Successive ApproximationADC）
    9.2.6  逐次逼近模-數轉換器版圖設計
    9.2.7  Sigma-delta模-數轉換器
    9.2.8  Sigma-delta調製器版圖設計
  9.3  混合信號集成電路版圖設計
第10章  標準輸入輸出單元庫版圖設計

  10.1  標準輸入輸出單元庫概述
    10.1.1  標準輸入輸出單元庫基本性能參數
    10.1.2  標準輸入輸出單元庫分類
  10.2  輸入輸出單元庫基本電路結構
    10.2.1  數字雙向模塊基本電路結構
    10.2.2  模擬輸入輸出模塊基本電路結構
    10.2.3  電源與地模塊基本電路結構
    10.2.4  切斷單元與連接單元
  10.3  輸入輸出單元庫版圖設計
    10.3.1  數字輸入輸出單元版圖設計
    10.3.2  模擬輸入輸出單元的製作
    10.3.3  焊盤（PAD）的製作
第11章  Calibre LVS常見錯誤解析
  11.1  LVS錯誤對話框（RVE對話框）
  11.2  誤連接
  11.3  短路
  11.4  斷路
  11.5  違反工藝原理
  11.6  漏標
  11.7  元件參數錯誤
第12章  工藝設計工具包
  12.1  PDK概述
  12.2  輸入輸出單元庫
  12.3  模擬PDK文件包
  12.4  邏輯PDK文件包
  12.5  工藝設計工具包開發簡述
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032