幫助中心 | 我的帳號 | 關於我們

高性能電腦體系結構(高等學校電腦專業系列教材)

  • 作者:編者:劉超|責編:龍啟銘
  • 出版社:清華大學
  • ISBN:9787302642701
  • 出版日期:2023/10/01
  • 裝幀:平裝
  • 頁數:224
人民幣:RMB 49 元      售價:
放入購物車
加入收藏夾

內容大鋼
    本書是《電腦體系結構》(劉超主編,ISBN:978—7—302—58755—2)的姐妹篇,在總結長期教學經驗和參考國內外經典教材的基礎上,按照電腦體系結構的研究任務(即軟硬體功能分配和硬體功能實現的最佳方法)組織編寫而成,旨在使已較全面掌握電腦技術知識的研究生和高年級本科生進一步較為深入地理解當前高性能電腦的體系結構。
    本書介紹MIMD(多指令流多數據流)並行電腦的基本概念及其類型特點、結構實現基礎技術——互連網路與存儲組織、典型結構模型及其相應特有技術,闡述多處理機的組織結構及其類型特點、性能分析及其評測、程序並行性及其度量計算,分析多處理機實現的專用技術一一共享存儲一致性與通信同步,討論數據流處理機的結構原理及其類型特點、數據流程序設計。本書共6章,可分為3部分;第1章為基礎導論部分,第2?5章為多處理機部分,第6章為數據流處理機部分。
    本書內容配置明確、結構邏輯清晰、語言知識易懂,可以作為高等院校電腦學科各專業研究生和電腦科學與技術專業高年級本科生「高級電腦體系結構」或「並行處理與體系結構」課程的教材,也可以作為相關領域科技人員的參考書。

作者介紹
編者:劉超|責編:龍啟銘

目錄
第1章  並行電腦體系結構導論
  1.1  電腦體系結構及其重要概念
    1.1.1  計算模型及其驅動類型
    1.1.2  電腦發展的演變與現狀
    1.1.3  電腦體系結構及其分類
    1.1.4  並行性及其提高的技術途徑
  1.2  並行電腦體系結構概論
    1.2.1  並行計算模型
    1.2.2  並行電腦及其發展歷程
    1.2.3  並行計算的相關概念
    1.2.4  並行演算法的構建過程
  1.3  並行電腦的互連網路
    1.3.1  互連網路與互連函數
    1.3.2  互連網路的結構特性參數
    1.3.3  靜態互連網路
    1.3.4  動態互連網路
    1.3.5  常用多級交叉開關互連網路
  1.4  並行電腦的存儲結構模型
    1.4.1  高性能存儲的類型及其結構原理
    1.4.2  存儲器的物理結構模型
    1.4.3  存儲器的邏輯結構模型
    1.4.4  Cache層次一致性及其維護
  練習題
第2章  多處理機的組織結構及其性能
  2.1  多處理機概述
    2.1.1  多處理機與多電腦
    2.1.2  多處理機的分類及其比較
    2.1.3  多處理機的組織模型與特點
    2.1.4  多處理機操作系統
    2.1.5  多處理機並行程序開發工具
  2.2  多處理機的訪問通信與結構模型
    2.2.1  多處理機的存儲訪問模型
    2.2.2  多處理機的數據通信模型
    2.2.3  多處理機的結構模型及其特性
    2.2.4  多處理機結構模型的發展趨勢
  2.3  多處理機程序的並行性
    2.3.1  程序並行性演算法的構造
    2.3.2  程序並行性的數據相關與檢測
    2.3.3  並行程序設計語言
    2.3.4  並行優化編譯程序
    2.3.5  程序並行性的度量計算
  2.4  多處理機的性能分析
    2.4.1  多處理機性能提高的有限性
    2.4.2  多處理機基本性能模型
    2.4.3  多處理機通信性能模型
    2.4.4  異構多處理機任務調度
  2.5  多處理機的性能評測
    2.5.1  多處理機性能評測概述
    2.5.2  多處理機機器級性能評測
    2.5.3  多處理機演算法級性能評測

    2.5.4  多處理機程序級性能評測
  練習題
第3章  特殊多處理機與多處理機實例
  3.1  高性能微處理器及其多線程
    3.1.1  多核與多核處理器
    3.1.2  多核處理器產生的原因
    3.1.3  多線程與超線程
    3.1.4  多線程實現途徑及其支持技術
    3.1.5  多核同時多線程
    3.1.6  典型多核微處理器
  3.2  機群多處理機
    3.2.1  機群多處理機及其性能特點
    3.2.2  機群多處理機的分類
    3.2.3  機群多處理機的軟體組織
    3.2.4  機群多處理機的關鍵技術
    3.2.5  典型機群多處理機實例
  3.3  大規模並行多處理機
    3.3.1  大規模並行多處理機及其組織結構
    3.3.2  MPP的性能特點及其系統軟體組織策略
    3.3.3  典型M:PP實例
  3.4  典型共享存儲多處理機實例
    3.4.1  集中共享多處理機SGI Challenge
    3.4.2  分佈共享多處理機Origin
    3.4.3  全對稱共享多處理機曙光1號
  練習題
第4章  多處理機共享存儲一致性及其實現
  4.1  共享存儲Cache一致性概述
    4.1.1  共享存儲及其Cache間的一致性
    4.1.2  共享存儲Cache間不一致性的原因
    4.1.3  共享存儲Cache一致性維護
    4.1.4  集中共享Cache一致性協議
    4.1.5  分佈共享Cache一致性協議
  4.2  偵聽Cache一致性維護協議規範及其實現
    4.2.1  二態寫直達無效協議規範及其演算法
    4.2.2  三態寫回無效協議規範及其演算法
    4.2.3  四態寫回無效協議規範及其演算法
    4.2.4  四態寫回更新協議規範及其演算法
    4.2.5  四態寫一次直達寫回無效協議規範及其演算法
    4.2.6  高速緩存控制器的組成邏輯
  4.3  目錄Cache一致性維護協議規範及其演算法
    4.3.1  目錄Cache一致性維護協議及其分類
    4.3.2  全映射目錄協議規範及其實現演算法
    4.3.3  有限目錄協議規範及其實現演算法
    4.3.4  鏈式目錄協議規範及其實現演算法
  4.4  共享存儲一致性及其實現模型
    4.4.1  異元一致性與存儲一致性模型
    4.4.2  順序一致性模型及其實現
    4.4.3  放鬆存儲一致性模型及其實現
    4.4.4  存儲一致性模型的目的及其框架
  4.5  集中共享多級Cache一致性及其實現

    4.5.1  多級Cache包含性與分事務匯流排
    4.5.2  多級Cache包含性的維護
    4.5.3  分事務匯流排的實現
    4.5.4  分事務匯流排多級高速緩存的實現
  練習題
第5章  多處理機的數據通信與同步操作
  5.1  數據通信協議結構與高性能通信網路
    5.1.1  數據通信的性能指標及其影響因素
    5.1.2  數據通信協議結構及其低層實現
    5.1.3  商品化高性能通信網路
  5.2  數據通信的路徑選擇與流量控制
    5.2.1  路徑選擇與虛擬通道
    5.2.2  路徑選擇演算法及其分類
    5.2.3  死鎖及其解除避免方法
    5.2.4  流量控制及其控制策略
  5.3  多處理機的數據通信時延
    5.3.1  數據通信(含存儲訪問)時延處理概述
    5.3.2  數據通信時延避免技術
    5.3.3  數據通信時延隱藏技術
    5.3.4  數據通信時延縮短技術
  5.4  多處理機的同步操作
    5.4.1  同步操作與同步原語及其旋轉鎖
    5.4.2  基本同步原語
    5.4.3  基本同步原語的性能
    5.4.4  大規模多處理機的同步原語
  練習題
第6章  數據驅動及其數據流處理機
  6.1  數據流處理機及其指令處理
    6.1.1  數據驅動及其數據流電腦
    6.1.2  數據流處理機的指令處理
  6.2  數據流處理機程序的設計語言
    6.2.1  數據流程序圖
    6.2.2  數據流程序語言
  6.3  數據流處理機的結構模型及其實例
    6.3.1  數據流處理機的結構模型
    6.3.2  典型靜態數據流處理機的組織結構
    6.3.3  典型動態數據流處理機的組織結構
  6.4  數據流電腦的發展評價
    6.4.1  數據流電腦的優點與缺點
    6.4.2  數據流電腦需解決的問題與發展趨勢
  練習題
參考文獻

  • 商品搜索:
  • | 高級搜索
首頁新手上路客服中心關於我們聯絡我們Top↑
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話:02-2381-2033 02-2381-1863 時間:週一-週五 10:00-17:00
 服務信箱:bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證:浙B2-20060032