幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

數字IC設計入門(微課視頻版)

  • 作者：編者:白櫟暘|責編:趙佳霓
  • 出版社：清華大學
  • ISBN：9787302635031
  • 出版日期：2023/09/01
  • 裝幀：平裝
  • 頁數：462
人民幣：RMB 109 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書旨在向廣大有志於投身晶元設計行業的人士及正在從事晶元設計的工程師普及晶元設計知識和工作方法，使其更加了解晶元行業的分工與動向。
    本書共分9章，從多角度透視晶元設計，特別是數字晶元設計的流程、工具、方法、模擬等環節。憑借作者多年業內經驗，針對IC新人關心的諸多問題，為其提供提升個人能力，選擇職業方向的具體指導。本書第1章是對IC設計行業的整體概述，並解答IC新人普遍關心的若干問題。第2章和第3章分別闡述數字IC的設計方法和模擬驗證方法，力圖介紹實用、規範的設計和模擬方法，避免Verilog語法書中簡單的語法堆砌及填鴨式灌輸。第4章在前兩章的基礎上，通過實例進一步闡述設計方法中的精髓。第5章詳細介紹作為當今數字晶元主流的SoC晶元架構和設計方法，並對比了非SoC架構的設計，無論對SoC晶元還是非SoC晶元設計都極具參考價值。第6章介紹3種常用的通信介面協議，同時也可以作為IC設計方法的總結和練習。第7章介紹數字IC設計必須具備的電路綜合知識和時序約束知識。第8章對數字IC設計中常用工具及其操作方法進行介紹，能夠幫助新人快速上手。第9章總結歸納一些學習數字IC設計的方法及如何進行職業發展方向的規劃等熱點問題。書中的一些重點內容和實操環境配有視頻講解，能夠幫助讀者更深入地掌握書中內容。
    本書可作為數字晶元設計的科普書，供希望進入該行業的人士或希望了解晶元界動向的人力資源行業人士及晶元創業者閱讀，也可作為技術參考書，供學習和從事設計的學生和工程師閱讀。
作者介紹
編者:白櫟暘|責編:趙佳霓
    白櫟暘，廈門大學通信系碩士，晶元設計與演算法工程師，WiFi晶元演算法負責人。先後供職于多家國內知名晶元公司和創業團隊，從事數字電路架構和演算法設計工作，具有豐富的數字設計經驗和演算法設計經驗，以及長期與模擬設計團隊聯合設計數模混合電路的經驗，擅長射頻電路相關數字校準演算法設計及SoC晶元的架構設計，主持研發的晶元累計產量已達上億顆。作為第一發明人已獲授權國家發明專利4項。移知課程「從演算法到RTL實現」主講人。
目錄
第1章  IC設計行業概述
  1.1  IC設計公司的分類
  1.2  數字IC設計流程
  1.3  模擬IC設計流程
  1.4  晶元整體規劃
  1.5  IC設計工具
  1.6  IC設計公司的分工和職位
  1.7  選擇設計還是驗證
  1.8  模擬IC設計與數字IC設計的區別
  1.9  數字IC設計與FPGA開發的區別
  1.10  晶元設計的未來發展趨勢
  1.11  關於本書描述方法的約定
第2章  基於Verilog的數字IC設計方法
  2.1  數字器件與Verilog語法的關係
  2.2  可綜合的Verilog設計語法
  2.3  對寄存器的深度解讀
  2.4  阻塞與非阻塞賦值的區別
  2.5  組合邏輯的表達方式
  2.6  組合邏輯中的選擇器
  2.7  Verilog中的for循環
  2.8  邏輯運算符號優先順序
  2.9  組合邏輯與時序邏輯混合表達
  2.10  Verilog中數值的表示方法
  2.11  信號的狀態類型
  2.12  電平信號與脈衝信號
  2.13  對信號打拍就是保留歷史的記憶
  2.14  驅動和負載
  2.15  Verilog中模塊和信號的聲明方式及模塊例化方法
  2.16  Verilog的註釋和換行方法
  2.17  帶參數的Verilog
  2.18  Verilog中的宏定義
  2.19  function的使用
  2.20  狀態機設計
  2.21  電路的時序
  2.22  流水線設計方法
  2.23  跨時鐘域非同步處理方法
  2.24  時鐘和複位信號的起源
  2.25  非同步複位同步釋放原則
  2.26  無毛刺的時鐘切換電路
  2.27  組合環
  2.28  RTL的前向設計法和後向設計法
  2.29  自頂向下的設計和自底向上的設計
  2.30  原理圖和時序圖
  2.31  在時序邏輯和組合邏輯之間選擇
  2.32  signed聲明的妙用
  2.33  數字邏輯中浮點數值的定點化方法
  2.34  運算的溢出與保護
  2.35  在RTL中插入DFT的方法
  2.36  需要進行元器件例化的幾種情況
  2.37  對於大的扇入和扇出的處理

  2.38  低功耗設計方法
  2.39  用IP「攢」一顆晶元
  2.40  設計規範和習慣
  2.41  數字電路的布局布線流程簡介
第3章  模擬方法
  3.1  設計者模擬與驗證工作的區別
  3.2  模擬平台的一般架構
  3.3  Verilog和System Verilog
  3.4  Testbench文件的基本結構
  3.5  時鐘和複位的產生
  3.6  靈活的等待方式
  3.7  信號類型的擴展和強制轉換
  3.8  log的列印
  3.9  內建功能函數
  3.10  模擬器也會出錯
  3.11  前仿中的真相與假象
  3.12  從DUT中直接獲取信號
  3.13  數據預讀取
  3.14  將模擬數據以文本形式輸出
  3.15  並行處理的方法
  3.16  建立模型的方法
  3.17  task的使用
  3.18  雙向驅動線的處理
  3.19  靈活的數組定址
  3.20  通過腳本控制TB行為
  3.21  下載波形的語句
  3.22  VCS工具的模擬設置
  3.23  ModelSim工具的模擬設置
  3.24  Incisive工具的模擬設置
  3.25  隨機數
  3.26  后仿設置
  3.27  模擬案例的管理方法
  3.28  覆蓋率統計
  3.29  學會Debug思維
  3.30  驗證方法學簡介
  3.31  斷言簡介
  3.32  模擬和實驗
第4章  基礎模塊設計舉例
  4.1  計數器的設計
  4.2  同步FIFO的設計
  4.3  非同步FIFO的設計
第5章  SoC晶元設計
  5.1  SoC架構
  5.2  關於CPU的一些概念
  5.3  簡單SoC結構及存儲器類型
  5.4  SoC晶元中常用的外圍設備
  5.5  SoC內部程序的運行過程
  5.6  程序的分散載入
  5.7  SoC晶元程序的燒寫方式
  5.8  SoC晶元的參數校準

  5.9  SoC晶元的上電異常保護
  5.10  ARM Cortex-M0介紹
  5.11  中斷機制
  5.12  SCS配置
  5.13  ARM Cortex-MO的集成
  5.14  通過軟體驗證設計
  5.15  產品級晶元集成
  5.16  AHB匯流排協議
  5.17  AHB設備的設計
  5.18  APB匯流排協議
  5.19  APB設備的設計
  5.20  SoC晶元時鐘與複位信號的設計
  5.21  SoC晶元的休眠策略設計
  5.22  SysTick的集成和使用
  5.23  非SoC架構的晶元
第6章  簡單介面協議及設計
  6.1  SPI
  6.2  I2C
  6.3  UART
第7章  綜合環境的搭建和時序約束
  7.1  TCL基本語法
  7.2  綜合環境的搭建
  7.3  時序分析基礎
  7.4  時序約束
  7.5  綜合時序分析與後端時序分析的異同
第8章  設計工具介紹
  8.1  Gvim
  8.2  Spyglass
  8.3  Formality
  8.4  Perl
第9章  數字IC工程師的成長與提高
  9.1  學習方法
  9.2  選擇合適的方向
  9.3  數字工程師與模擬工程師的協作
  9.4  數字工程師與軟體工程師的協作
  9.5  寫在最後

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032