同類熱銷排行榜

數字電路與FPGA設計(理工類地方本科院校新形態系列教材)

作者：編者:陳景波|責編:呂家慧
出版社：南京大學
ISBN：9787305239885

出版日期：2020/12/01
裝幀：平裝
頁數：226

人民幣：RMB 45.8 元售價：元

內容大鋼

    本書作為Digilent公司Basys 3 FPGA開發板的配套教材。Basys 3是一款可由Vivado工具鏈支持的入門級。FPGA開發板，帶有Xilinx Artix-7 FPGA晶元架構。該款產品是廣受歡迎的Basys系列HGA開發板中最新的一代，特別適合剛開始接觸FPGA技術的學生或初學者。教材以Xilinx公司最新的Vivado集成開發環境和Verilog HDL語言展開，代碼均可在Basys 3開發板上驗證，充分體現實戰性。
    本書解決了從傳統數字電路的理論體繫到當前現代數字系統設計的轉變，既保留了傳統數字電路知識體系中重要的理論基礎和典型74系列晶元的介紹，讓讀者明白在設計什麼。更強調現代設計方法，突出模塊化編程的思想和IP設計封裝和調用方法。並且介紹了一些編程架構，比如計數器架構和狀態機架構。注重方法論，不僅講解知識點，更注重引導讀者觸類旁通，舉一反三。
    全書共8章，內容豐富、循序漸進，適合於剛剛接觸FPGA的初學者自學閱讀，又可作為各類院校電氣信息類專業的數字電子技術、FPGA設計、EDA等課程的教材或參考書。

作者介紹

編者:陳景波|責編:呂家慧

第1章  數字邏輯基礎
  1.1  模擬信號和數字信號
  1.2  二進位數、邏輯電平和數字波形
  1.3  進位及進位之間的轉換
  1.4  邏輯代數的基本定律
  1.5  邏輯代數的基本規則
  1.6  邏輯函數的化簡
  1.7  卡諾圖化簡
  本章習題
第2章  FPGA與Vivado基礎
  2.1  可編程器件基礎
  2.2  現場可編程門陣列（FPGA）
  2.3  Basys 3 FPGA開發板資源
  2.4  Vivado設計流程
  本章習題
第3章  Verilog HDL基礎
  3.1  Verilog概述
  3.2  Verilog基礎知識
  3.3  Verilog程序框架
  3.4  Verilog編程規範
  本章習題
第4章  組合邏輯電路設計基礎
  4.1  若干典型的組合邏輯集成電路
  4.2  組合電路中的always塊
  4.3  條件語句
  4.4  循環語句
  4.5  always塊的一般編碼原則
  4.6  常數和參數
  4.7  設計實例
  本章習題
第5章  時序電路設計基礎
  5.1  鎖存器
  5.2  觸發器
  5.3  寄存器
  5.4  移位寄存器
  5.5  計數器
  5.6  設計實例
  本章習題
第6章  計數器架構
  6.1  計數器架構八步法
  6.2  計數器項目實踐
  本章習題
第7章  狀態機架構
  7.1  有限狀態機
  7.2  有限狀態機代碼實現
  7.3  設計實例
  本章習題
第8章  數字積木設計模式
  8.1  IP基礎
  8.2  打包屬於自己的IP

  8.3  源代碼法調用IP核設計實例——多數表決器
  8.4  原理圖法調用IP核設計實例——二進位轉格雷碼
  本章習題
參考文獻

Δ訂單支付
付款方式
運費計算方式

Δ關於我們
關於美商天龍
聯絡我們

首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032

同類熱銷排行榜

最近瀏覽的商品

數字電路與FPGA設計(理工類地方本科院校新形態系列教材)