幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

工業晶元可靠性設計

  • 作者：編者:趙東艷|責編:楊薇//李惠萍
  • 出版社：西安電子科大
  • ISBN：9787560667102
  • 出版日期：2023/03/01
  • 裝幀：平裝
  • 頁數：367
人民幣：RMB 92 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書共6章，針對工業晶元在使用環境複雜性和內部結構多樣性方面的特點，介紹了其片上可靠性防護的基本原理和工程化設計技術，重點介紹了應對靜電與閂鎖等電過應力的防護器件、防護電路和防護架構以及針對RF CMOS、功率晶元和異質集成電路等的專用防護方法，還介紹了納米CMOS器件可靠性模型與模擬。全書總結了國內外在工業晶元可靠性防護設計方面的先進技術與方法，既有系統的基礎理論與專業知識，又注重工程經驗與實踐案例；既具有鮮明的學術先進性，又具備豐富的技術實用性。
    為方便學習，各章末均給出了本章要點與綜合理解題；書末的附錄中給出了本書縮略語對照表和各章綜合理解題的參考答案。
    本書既可以供從事相關工作的一線工程技術人員和管理人員使用，也可作為高校相關學科專業的教學參考書。
作者介紹
編者:趙東艷|責編:楊薇//李惠萍
目錄
第1章  常見電過應力的來源與表徵
  1.1  電過應力的來源
    1.1.1  概述
    1.1.2  靜電與靜電放電
    1.1.3  浪涌
    1.1.4  閂鎖
  1.2  電過應力的表徵
    1.2.1  靜電放電的表徵
    1.2.2  浪涌的表徵
    1.2.3  閂鎖的表徵
  本章要點
  綜合理解題
第2章  片上防護設計通論
  2.1  概述
    2.1.1  電過應力防護途徑
    2.1.2  片上防護要求
    2.1.3  防護設計窗口
    2.1.4  失效判據
  2.2  片上防護器件
    2.2.1  基於二極體
    2.2.2  基於MOS
    2.2.3  基於SCR
    2.2.4  基於BJT
    2.2.5  綜合比較
  2.3  電源鉗位
    2.3.1  電源鉗位的必要性
    2.3.2  靜態鉗位
    2.3.3  瞬態鉗位
    2.3.4  鉗位電路的優化
  2.4  片上防護架構
    2.4.1  輸入防護架構
    2.4.2  輸出防護架構
    2.4.3  電源鉗位架構
    2.4.4  總體防護架構
  本章要點
  綜合理解題
第3章  片上防護設計專論
  3.1  RF CMOS防護
    3.1.1  RF性能與片上防護的相互影響
    3.1.2  RF寄生效應分析
    3.1.3  RF CMOS防護設計
    3.1.4  RF?ESD協同設計
  3.2  功率晶元防護
    3.2.1  基於LDMOS
    3.2.2  基於BJT
    3.2.3  基於SCR
    3.2.4  電源鉗位
  3.3  其他專用電路防護
    3.3.1  高速CML緩衝I/O防護
    3.3.2  混合電壓I/O防護

    3.3.3  模擬放大器防護
  3.4  片上安全防護設計
    3.4.1  從晶元安全到安全晶元
    3.4.2  硬體木馬及對策
  本章要點
  綜合理解題
第4章  片上防閂鎖設計
  4.1  工藝設計
    4.1.1  外延CMOS工藝
    4.1.2  倒阱摻雜工藝
    4.1.3  隔離工藝
    4.1.4  三阱CMOS工藝
    4.1.5  高摻雜埋層工藝
    4.1.6  不同工藝的結合應用
  4.2  版圖設計
    4.2.1  內部保護環
    4.2.2  I/O保護環
    4.2.3  有源保護環
    4.2.4  設計規則
  4.3  電路設計
    4.3.1  片上防護電路的防閂鎖優化
    4.3.2  防閂鎖控制電路
    4.3.3  多電源軌的防閂鎖設計
    4.3.4  無源與有源瞬態鉗位電路
  本章要點
  綜合理解題
第5章  工藝對片上防護的影響
  5.1  工藝與材料參數的影響
    5.1.1  關鍵工藝參數的影響
    5.1.2  CMOS工藝結構的影響
    5.1.3  互連與層間介質材料的影響
  5.2  工藝節點縮小的影響
    5.2.1  對片上防護設計窗口的影響
    5.2.2  對閂鎖的影響
  5.3  納米級器件結構的影響
    5.3.1  從體硅襯底到SOI襯底
    5.3.2  從平面FET到FinFET
    5.3.3  對片上防護參量的影響
    5.3.4  對閂鎖的影響
  5.4  新型片上防護器件
    5.4.1  異質集成防護器件
    5.4.2  納米棒與石墨烯
    5.4.3  現場可編程防護器件
  本章要點
  綜合理解題
第6章  納米CMOS器件可靠性模型與模擬
  6.1  納米CMOS器件可靠性面臨的挑戰
    6.1.1  氧化層電場增強帶來的可靠性問題
    6.1.2  新型器件結構帶來的可靠性問題
    6.1.3  器件縮小到納米尺度后帶來的可靠性退化漲落問題

  6.2  納米CMOS器件可靠性退化機理
    6.2.1  熱載流子注入
    6.2.2  偏置溫度不穩定性
    6.2.3  柵介質經時擊穿
  6.3  納米CMOS器件可靠性模型
    6.3.1  熱載流子注入模型
    6.3.2  BTI（偏置溫度不穩定性）緊湊模型
    6.3.3  經時擊穿模型
  6.4  納米CMOS工藝及器件可靠性模擬
    6.4.1  TCAD工藝模擬
    6.4.2  TCAD器件模擬
    6.4.3  TCAD中的退化模型
    6.4.4  TCAD器件模擬實例
  6.5  納米CMOS電路可靠性模擬
    6.5.1  早期可靠性模擬方法
    6.5.2  用於可靠性模擬的商用工具
    6.5.3  CMOS電路可靠性模擬實例
  本章要點
  綜合理解題
附錄A  縮略語對照表
附錄B  各章綜合理解題參考答案

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032