三維晶元集成與封裝技術/微電子與集成電路先進技術叢書

作者：(美)劉漢誠|責編:江婧婧//翟天睿|譯者:楊兵
出版社：機械工業
ISBN：9787111719731

出版日期：2023/03/01
裝幀：平裝
頁數：445

人民幣：RMB 189 元售價：元

內容大鋼

本書系統地討論了用於電子、光電子和MEMS器件的2.5D、3D，以及3D IC集成和封裝技術的最新進展和未來可能的演變趨勢，同時詳盡地討論了IC的3D集成和封裝關鍵技術中存在的主要工藝問題和可能的解決方案。通過介紹半導體產業中IC按照摩爾定律的發展以及演變的歷史，闡述3D集成和封裝的優勢和挑戰，結合當前3D集成關鍵技術的發展重點討論TSV製程與模型、晶圓減薄與薄晶圓在封裝組裝過程中的拿持晶圓鍵合技術、3D堆疊的微凸點製造與組裝技術、3D Si集成、2.5D/3D IC集成和採用無源轉接板的3D IC集成、2.5D/3D IC集成的熱管理技術、封裝基板技術，以及存儲器、LED、MEMS、CIS 3D IC集成等關鍵技術問題，最後討論3D IC封裝技術。
本書適合從事電子、光電子、MEMS等器件3D集成的工程師、科研人員和技術管理人員閱讀，也可以作為高等院校相關專業高年級本科生和研究生的教材和參考書。

作者介紹

(美)劉漢誠|責編:江婧婧//翟天睿|譯者:楊兵

譯者序
原書前言
第1章  半導體IC封裝的3D集成
  1.1  引言
  1.2  3D集成
  1.3  3D IC封裝
  1.4  3D Si集成
  1.5  3D IC集成
    1.5.1  混合存儲器立方
    1.5.2  寬I/O DRAM和寬I/O
    1.5.3  高帶寬存儲器
    1.5.4  寬I/O存儲器（或邏輯對邏輯）
    1.5.5  無源轉接板（2.5D IC集成）
  1.6  TSV時代之前的供應鏈
    1.6.1  前道工藝
    1.6.2  后道工藝
    1.6.3  封裝和測試代工
  1.7  TSV時代的供應鏈——誰製造TSV？
    1.7.1  TSV通過先通孔工藝製造
    1.7.2  TSV通過中通孔工藝製造
    1.7.3  TSV通過後通孔（從正面）工藝製造
    1.7.4  TSV通過後通孔（從背面）工藝製造
    1.7.5  無源TSV轉接板怎麼樣？
    1.7.6  誰想為無源轉接板製造TSV？
    1.7.7  總結和建議
  1.8  TSV時代的供應鏈——誰負責MEOL、組裝和測試？
    1.8.1  寬I/O存儲器（面對背）的中通孔TSV製造工藝
    1.8.2  寬I/O存儲器（面對面）的中通孔TSV製造工藝
    1.8.3  寬I/O DRAM的中通孔TSV製造工藝
    1.8.4  帶有TSV/RDL無源轉接板的2.5D IC集成
    1.8.5  總結和建議
  1.9  採用TSV技術的CMOS圖像感測器
    1.9.1  東芝的DynastronTM
    1.9.2  意法半導體VGA CIS攝像模塊
    1.9.3  三星的S5K4E5YX BSI圖像感測器
    1.9.4  東芝的HEW4 BSITCM5103PL圖像感測器
    1.9.5  Nemotek的CIS
    1.9.6  索尼ISX014堆疊式攝像感測器
  1.10  帶有TSV的MEMS
    1.10.1  意法半導體的MEMS慣性感測器
    1.10.2  Discera的MEMS諧振器
    1.10.3  Avago的FBAR MEMS濾波器
  1.11  參考文獻
第2章  硅通孔建模和測試
  2.1  引言
  2.2  TSV的電學建模
    2.2.1  通用TSV結構的解析模型和方程
    2.2.2  TSV模型的頻域驗證
    2.2.3  TSV模型的時域驗證
    2.2.4  TSV的電學設計指南

    2.2.5  總結和建議
  2.3  TSV的熱學建模
    2.3.1  Cu填充的TSV等效熱導率提取
    2.3.2  TSV單元的熱學特性
    2.3.3  Cu填充的TSV等效熱導率方程
    2.3.4  TSV等效熱導率方程的驗證
    2.3.5  總結和建議
  2.4  TSV的機械建模和測試
    2.4.1  Cu填充TSV和周圍Si之間的TEM
    2.4.2  製造中Cu脹出實驗結果
    2.4.3  熱衝擊循環下的Cu脹出
    2.4.4  Cu填充的TSV排除區域
    2.4.5  總結和建議
  2.5  參考文獻
第3章  用於薄晶圓拿持和應力測量的應力感測器
  3.1  引言
  3.2  壓阻式應力感測器的設計和製造
    3.2.1  壓阻式應力感測器的設計
    3.2.2  應力感測器的製造
    3.2.3  總結和建議
  3.3  應力感測器在薄晶圓拿持中的應用
    3.3.1  壓阻式應力感測器的設計、製造和校準
    3.3.2  矽片減薄后的應力測量
    3.3.3  總結和建議
  3.4  應力感測器在晶圓凸點製造中的應用
    3.4.1  UBM製造后的應力
    3.4.2  干膜工藝后的應力
    3.4.3  焊料凸點製造工藝后的應力
    3.4.4  總結和建議
  3.5  應力感測器在嵌入式超薄晶元跌落試驗中的應用
    3.5.1  測試板和製造
    3.5.2  實驗裝置和流程
    3.5.3  原位應力測量結果
    3.5.4  可靠性測試
    3.5.5  總結和建議
  3.6  參考文獻
第4章  封裝基板技術
  4.1  引言
  4.2  用於倒裝晶元3D IC集成的帶有積層的封裝基板
    4.2.1  表面層壓電路技術
    4.2.2  帶有積層的封裝基板的發展趨勢
    4.2.3  總結與建議
  4.3  無核心封裝基板
    4.3.1  無核心封裝基板的優缺點
    4.3.2  採用無核心基板替代Si轉接板
    4.3.3  無核心基板翹曲問題及解決方法
    4.3.4  總結與建議
  4.4  具有積層的封裝基板的新進展
    4.4.1  封裝基板積層頂部的薄膜層
    4.4.2  翹曲和合格結果

    4.4.3  總結與建議
  4.5  參考文獻
第5章  微凸點：製造、組裝和可靠性
  5.1  引言
  5.2  25μm間距微凸點的製造、裝配和可靠性
    5.2.1  測試板
    5.2.2  微凸點的結構
    5.2.3  ENIG焊盤的結構
    5.2.4  25μm間距微凸點的製造
    5.2.5  在Si載體上製造ENIG焊盤
    5.2.6  熱壓鍵合組裝
    5.2.7  底部填充的評估
    5.2.8  可靠性評估
    5.2.9  總結和建議
  5.32  0μm間距的微凸點製造、組裝和可靠性
    5.3.1  測試板
    5.3.2  測試板裝配
    5.3.3  熱壓鍵合微接頭的形成
    5.3.4  微間隙填充
    5.3.5  可靠性測試
    5.3.6  可靠性測試結果與討論
    5.3.7  微接頭的失效機理
    5.3.8  總結與建議
  5.4  15μm間距微凸點的製造、裝配和可靠性
    5.4.1  測試板的微凸點和UBM焊盤
    5.4.2  組裝
    5.4.3  採用CuSn焊料微凸點與ENIG焊盤組裝
    5.4.4  採用CuSn焊料微凸點的組裝
    5.4.5  底部填充的評估
    5.4.6  總結與建議
  5.5  參考文獻
第6章  3D Si集成
  6.1  引言
  6.2  電子工業
  6.3  摩爾定律和超越摩爾定律
  6.4  3D集成的起源
  6.5  3D Si集成的概述與展望
    6.5.1  3D Si集成的鍵合方法
    6.5.2  Cu-Cu（W2W）鍵合
    6.5.3  Cu-Cu（W2W）後退火鍵合
    6.5.4  Cu-Cu（W2W）常溫鍵合
    6.5.5  SiO2-SiO2（W2W）鍵合
    6.5.6  W2W鍵合的一些注意事項
  6.6  3D Si集成技術面臨的挑戰
  6.7  3D Si集成EDA工具面臨的挑戰
  6.8  總結和建議
  6.9  參考文獻
第7章  2.5D/3D IC集成
  7.1  引言
  7.23  D IC集成的TSV工藝

    7.2.1  晶元上的微通孔
    7.2.2  先通孔工藝
    7.2.3  中通孔工藝
    7.2.4  正面后通孔工藝
    7.2.5  背面后通孔工藝
    7.2.6  總結與建議
  7.3  3D/IC集成的潛在應用
  7.4  存儲器晶元堆疊
    7.4.1  晶元
    7.4.2  潛在產品
    7.4.3  組裝工藝
  7.5  寬I/O存儲器或邏輯-邏輯堆疊
    7.5.1  晶元
    7.5.2  潛在產品
    7.5.3  組裝工藝
  7.6  寬I/O DRAM或混合存儲器立方
    7.6.1  晶元
    7.6.2  潛在產品
    7.6.3  組裝工藝
  7.7  寬I/O 2和高帶寬存儲器
  7.8  寬I/O介面（2.5D IC集成）
    7.8.1  TSV/RDL無源轉接板的實際應用
    7.8.2  轉接板的製造
    7.8.3  TSV的製造
    7.8.4  RDL的製造
    7.8.5  RDL的製造——聚合物/電鍍Cu方法
    7.8.6  RDL的製造——Cu大馬士革方法
    7.8.7  Cu大馬士革方法中接觸式對準光刻機的注意事項
    7.8.8  背面加工和組裝
    7.8.9  總結和建議
  7.9  薄晶圓拿持
    7.9.1  常規的薄晶圓拿持方法
    7.9.2  TI的TSV-WCSP集成工藝
    7.9.3  TSMC的聚合物薄晶圓拿持
    7.9.4  TSMC無臨時鍵合和剝離的薄晶圓拿持
    7.9.5  帶有散熱晶圓的薄晶圓拿持
    7.9.6  總結與建議
  7.10  參考文獻
第8章  採用無源轉接板的3D IC集成
  8.1  引言
  8.2  採用TSV/RDL轉接板的3D IC集成
  8.3  雙面貼附晶元的TSV/RDL轉接板
    8.3.1  結構
    8.3.2  熱分析——邊界條件
    8.3.3  熱分析——TSV的等效模型
    8.3.4  熱分析——焊料凸點/底部填充的等效模型
    8.3.5  熱分析結果
    8.3.6  熱機械分析——邊界條件
    8.3.7  材料性能的熱機械分析——材料特性
    8.3.8  熱機械分析結果

    8.3.9  TSV的製造
    8.3.10  採用頂部RDL的轉接板的製造
    8.3.11  頂部帶RDL Cu填充的轉接板的TSV露出
    8.3.12  採用底部RDL的轉接板的製造
    8.3.13  轉接板的無源電學特性表徵
    8.3.14  終組裝
    8.3.15  總結和建議
  8.4  兩側帶有晶元的TSV轉接板
    8.4.1  結構
    8.4.2  熱分析——材料特性
    8.4.3  熱分析——邊界條件
    8.4.4  熱分析——結果與討論
    8.4.5  熱機械分析——材料特性
    8.4.6  熱機械分析——邊界條件
    8.4.7  熱機械分析——結果與討論
    8.4.8  轉接板製造
    8.4.9  微凸點晶圓的凸點製造
    8.4.10  終組裝
    8.4.11  總結和建議
  8.5  用於3D IC集成的低成本TSH轉接板
    8.5.1  新設計
    8.5.2  電學模擬
    8.5.3  測試板
    8.5.4  帶UBM/焊盤和Cu柱的頂部晶元
    8.5.5  帶有UBM/焊盤/焊料的底部晶元
    8.5.6  TSH轉接板製造
    8.5.7  終組裝
    8.5.8  可靠性評估
    8.5.9  總結和建議
  8.6  參考文獻
第9章  2.5D/3D IC集成的熱管理
  9.1  引言
  9.2  設計理念
  9.3  新設計
  9.4  熱分析的等效模型
  9.5  頂部帶晶元/散熱片以及底部帶晶元的轉接板
    9.5.1  結構
    9.5.2  材料特性
    9.5.3  邊界條件
    9.5.4  模擬結果
  9.6  頂部帶有晶元/散熱片以及底部帶有晶元/熱沉的轉接板
    9.6.1  結構與邊界條件
    9.6.2  模擬結果
  9.7  頂部帶有四個帶散熱片晶元的轉接板
    9.7.1  結構
    9.7.2  邊界條件
    9.7.3  模擬結果
    9.7.4  總結和建議
  9.8  2.5D IC和3D IC集成之間的熱性能
    9.8.1  結構

    9.8.2  有限元模型
    9.8.3  材料特性和邊界條件
    9.8.4  低功率應用的模擬結果
    9.8.5  高功率應用的模擬結果
    9.8.6  總結和建議
  9.9  帶有嵌入式微通道的TSV轉接板的熱管理系統
    9.9.1  結構
    9.9.2  適配器
    9.9.3  熱交換器
    9.9.4  載板
    9.9.5  系統集成
    9.9.6  壓降的理論分析
    9.9.7  實驗過程
    9.9.8  結果和討論
    9.9.9  總結和建議
  9.10  參考文獻
第10章  嵌入式3D混合集成
  10.1  引言
  10.2  光電子產品的發展趨勢
  10.3  舊設計——PCB上使用光波導的高頻數據互連
    10.3.1  聚合物光波導
    10.3.2  模擬——光耦合模型
    10.3.3  模擬——系統連接設計
    10.3.4  OECB組裝
    10.3.5  OECB的測量結果
    10.3.6  總結和建議
  10.4  舊設計——嵌入式板級光互連
    10.4.1  聚合物波導的製造
    10.4.2  45°微鏡的製造
    10.4.3  OECB的組裝工藝
    10.4.4  垂直光通道製造工藝
    10.4.5  終組裝
    10.4.6  總結和建議
  10.5  新設計
  10.6  一個嵌入式3D混合集成設計實例
    10.6.1  光學設計、分析和結果
    10.6.2  熱設計、分析和結果
    10.6.3  機械設計、分析和結果
    10.6.4  總結和建議
  10.7  帶有應力消除間隙的半嵌入式TSV轉接板
    10.7.1  設計理念
    10.7.2  問題定義
    10.7.3  工作條件下的半嵌入式TSV轉接板
    10.7.4  環境條件下的半嵌入式TSV轉接板
    10.7.5  總結和建議
  10.8  參考文獻
第11章  LED與IC的3D集成
  11.1  引言
  11.2  Haitz定律的現狀和展望
  11.3  LED已經走過了漫長的道路

  11.4  LED產品的四個關鍵部分
    11.4.1  LED襯底外延淀積
    11.4.2  LED器件製造
    11.4.3  LED封裝組裝與測試
    11.4.4  LED終產品組裝
    11.4.5  LED產品的展望
  11.5  LED與IC的3D集成
    11.5.1  HP FCLED和薄膜FCLED
    11.5.2  LED與IC的3D集成封裝
    11.5.3  LED與IC的3D集成製造工藝
    11.5.4  總結和建議
    11.6 IC和LED的2.5  D集成
    11.6.1  基於帶有腔體以及銅填充TSV的Si基板的LED封裝
    11.6.2  基於腔體和TSV Si基板的LED封裝
    11.6.3  LED晶圓級封裝
    11.6.4  總結和建議
  11.7  LED與IC 3D集成的熱管理
    11.7.1  新設計
    11.7.2  IC和LED的3D集成：一個設計示例
    11.7.3  邊界值問題
    11.7.4  模擬結果（通道高度=700μm）
    11.7.5  模擬結果（通道高度=350μm）
    11.7.6  總結和建議
  11.8  參考文獻
第12章  MEMS與IC的3D集成
  12.1  引言
  12.2  MEMS封裝
  12.3  MEMS與IC的3D集成
    12.3.1  帶有橫向電饋通的MEMS與IC的3D集成
    12.3.2  ASIC中帶有垂直電饋通的MEMS和IC的3D集成
    12.3.3  封裝帽中帶有垂直電饋通的MEMS與IC的3D集成
    12.3.4  在ASIC上帶有TSV的MEMS與IC的3D集成
    12.3.5  MEMS與IC的2.5D/2.25D集成
  12.4  MEMS與IC 3D集成的組裝工藝
    12.4.1  帶有橫向電饋通的MEMS和IC的3D集成
    12.4.2  ASIC中帶垂直電饋通的MEMS和IC的3D集成
    12.4.3  在封裝帽中帶有垂直電貫通的MEMS和IC的3D集成
    12.4.4  關於情形10：一個真實的MEMS和IC的3D集成
    12.4.5  總結和建議
  12.5  採用低溫焊料鍵合的3D MEMS封裝
    12.5.1  不同晶元尺寸的IC和MEMS 3D集成
    12.5.2  帽晶圓中的腔體和TSV
    12.5.3  MEMS晶元與ASIC晶圓鍵合（C2W）
    12.5.4  帶有MEMS晶元的ASIC晶圓與帽晶圓的鍵合（W2W）
    12.5.5  總結與建議
  12.6  MEMS先進封裝的新發展
    12.6.1  用於RF MEMS晶圓級封裝的TSV技術
    12.6.2  TSV與金屬鍵合技術實現RF-MEMS的零級封裝
    12.6.3  基於帶Cu填充的TSV Si轉接板晶圓的MEMS封裝
    12.6.4  基於FBAR振蕩器的晶圓級封裝

    12.6.5  總結與建議
  12.7  參考文獻
第13章  CIS與IC的3D集成
  13.1  引言
  13.2  FI-CIS和BI-CIS
  13.33  D CIS和IC堆疊
    13.3.1  結構
    13.3.2  CIS像素晶圓和邏輯IC晶圓的製造
  13.43  D CIS和IC集成
    13.4.1  結構
    13.4.2  協處理器晶圓製造工藝流程
    13.4.3  CIS晶圓的製造工藝流程
    13.4.4  終組裝
  13.5  總結和建議
  13.6  參考文獻
第14章  3D IC封裝
  14.1  引言
  14.2  採用引線鍵合的晶元堆疊
    14.2.1  Au線
    14.2.2  Cu線和Ag線
  14.3  疊層封裝
    14.3.1  引線鍵合PoP
    14.3.2  倒裝晶元PoP
    14.3.3  倒裝晶元封裝上的引線鍵合封裝
    14.3.4  iPhone 5s中的PoP
  14.4  晶圓級封裝
    14.4.1  扇入晶圓級封裝
    14.4.2  晶元-晶元的3D晶圓級封裝
  14.5  扇出eWLP
    14.5.1  扇出eWLP
    14.5.2  3D eWLP——雙晶元堆疊
    14.5.3  3D eWLP——在eWLP上的晶元（面對面）
    14.5.4  3D eWLP——在eWLP上的晶元（面對背）
    14.5.5  3D eWLP——在eWLP上的封裝
    14.5.6  3D eWLP——在eWLP上的eWLP
  14.6  嵌入式板級封裝
    14.6.1  優勢和劣勢
    14.6.2  不同晶元嵌入工藝
    14.6.3  SiP剛性基板中嵌入的晶元
    14.6.4  SiP柔性基板中嵌入的3D晶元
    14.6.5  SiP柔性基板中嵌入的3D晶元堆疊
  14.7  總結和建議
  14.8  參考文獻

同類熱銷排行榜

最近瀏覽的商品

三維晶元集成與封裝技術/微電子與集成電路先進技術叢書