幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

EDA技術與VHDL設計(第3版普通高等教育十一五國家級規劃教材)

  • 作者：編者:王金明//徐志軍|責編:李宏日
  • 出版社：電子工業
  • ISBN：9787121437915
  • 出版日期：2022/10/01
  • 裝幀：平裝
  • 頁數：323
人民幣：RMB 69.9 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書根據電子信息類課程教學和實驗要求，以提高學生的實踐動手能力和工程設計能力為目的，對EDA技術和VHDL設計的相關知識進行系統和完整的介紹。全書以Quartus Prime、ModelSim軟體為工具，以VHDL-1993和VHDL-2008語言標準為依據，以可綜合的設計為重點，通過諸多精選設計案例，由淺入深地介紹VHDL工程開發的知識與技能。全書按"器件-軟體-語言-案例」為主線展開，內容緊貼教學和科研實際，舉例恰當豐富，富有啟發性，既包含關於EDA技術、FPGA/CPLD器件和VHDL硬體描述語言的系統介紹，又有豐富的設計應用實例。設計案例經過優選，具有典型性和趣味性，並全部基於口袋實驗板進行了驗證。本書配有教學課件、課程教學計劃等。
作者介紹
編者:王金明//徐志軍|責編:李宏日
目錄
第1章  EDA技術概述
  1.1  EDA技術及其發展歷程
  1.2  Top-down設計思路
    1.2.1  Top-down設計
    1.2.2  Bottom-up設計
  1.3  IP核復用
    1.3.1  IP核復用技術
    1.3.2  片上系統SoC
  1.4  EDA設計的流程
    1.4.1  設計輸入
    1.4.2  綜合
    1.4.3  布局布線
    1.4.4  時序分析與時序約束
    1.4.5  功能模擬與時序模擬
    1.4.6  編程與配置
  1.5  常用的EDA工具軟體
  1.6  EDA技術的發展趨勢
  習題1
第2章  FPGA/CPLD器件
  2.1  PLD器件概述
    2.1.1  PLD器件的發展歷程
    2.1.2  PLD器件的分類
  2.2  PLD的原理與結構
    2.2.1  PLD器件的結構
    2.2.2  PLD電路的表示方法
  2.3  低密度PLD的原理與結構
  2.4  CPLD的原理與結構
    2.4.1  宏單元結構
    2.4.2  典型CPLD的結構
  2.5  FPGA的原理與結構
    2.5.1  查找表結構
    2.5.2  典型FPGA的結構
  2.6  FPGA/CPLD的編程工藝
  2.7  邊界掃描測試技術
  習題2
第3章  FPGA/CPLD的結構與配置
  3.1  FPGA/CPLD器件概述
  3.2  MAX10器件結構
  3.3  CycloneIV器件結構
  3.4  FPGA/CPLD的編程與配置
    3.4.1  在系統可編程
    3.4.2  CycloneIV器件的配置
    3.4.3  MAX10器件的配置
  3.5  FPGA/CPLD的發展趨勢
  習題3
第4章  原理圖與基於IP核的設計
  4.1  QuartusPrime設計流程
  4.2  QuartusPrime原理圖設計
    4.2.1  半加器原理圖設計輸入
    4.2.21  位全加器設計輸入

    4.2.3  編譯
    4.2.4  模擬
    4.2.5  下載
  4.3  用IP核設計計數器
  4.4  用ROM核設計乘法器
    4.4.1  用原理圖方式實現
    4.4.2  用文本例化ROM實現
  4.5  SignalTapII的使用方法
  4.6  QuartusPrime的優化設置
  習題4
第5章  VHDL設計初步
  5.1  VHDL的歷史
  5.2  用VHDL設計組合電路
  5.3  用VHDL設計時序電路
  5.4  實體
    5.4.1  類屬參數說明
    5.4.2  埠說明
  5.5  結構體
  5.6  VHDL庫和程序包
    5.6.1  庫
    5.6.2  程序包
  5.7  配置
  5.8  子程序
    5.8.1  過程
    5.8.2  函數
    5.8.3  過程、函數的使用方法
  習題5
第6章  VHDL結構與要素
  6.1  標識符
  6.2  數據對象
    6.2.1  常量
    6.2.2  變數
    6.2.3  信號
    6.2.4  別名
  6.3  VHDL數據類型
    6.3.1  VHDL標準數據類型
    6.3.2  INTEGER數據類型
    6.3.3  IEEE預定義數據類型
    6.3.4  UNSIGNED、SIGNED數據類型
    6.3.5  用戶自定義數據類型
    6.3.6  數組（ARRAY）
  6.4  數據類型的轉換與位寬轉換
    6.4.1  數據類型的轉換
    6.4.2  位寬轉換
  6.5  VHDL運算符
    6.4.1  邏輯運算符
    6.4.2  關係運算符
    6.4.3  算術運算符
    6.4.4  並置運算符
    6.4.5  運算符重載

    6.4.6  省略賦值運算符
  習題6
第7章  VHDL基本語句
  7.1  順序語句
    7.1.1  賦值語句
    7.1.2  IF語句
    7.1.3  CASE語句
    7.1.4  LOOP語句
    7.1.5  NEXT與EXIT語句
    7.1.6  WAIT語句
    7.1.7  子程序調用語句
    7.1.8  斷言語句
    7.1.9  REPORT語句
    7.1.10  NULL語句
  7.2  並行語句
    7.2.1  並行信號賦值語句
    7.2.2  進程語句
    7.2.3  塊語句
    7.2.4  元件例化語句
    7.2.5  生成語句
    7.2.6  並行過程調用語句
  7.3  屬性說明與定義語句
    7.3.1  數據類型屬性
    7.3.2  數組屬性
    7.3.3  信號屬性
  習題7
第8章  VHDL設計進階
  8.1  行為描述
  8.2  數據流描述
  8.3  結構描述
    8.3.1  用結構描述實現1位全加器
    8.3.2  用結構描述設計4位加法器
    8.3.3  用結構描述設計8位加法器
  8.4  三態邏輯設計
  8.5  分頻器設計
    8.5.1  占空比為50%的奇數分頻
    8.5.2  半整數分頻
    8.5.3  數控分頻器
  8.6  乘法器設計
    8.6.1  用乘法運算符實現
    8.6.2  移位相加乘法器
    8.6.3  查找表乘法器
  8.7  存儲器設計
    8.7.1  用數組例化存儲器
    8.7.2  例化lpm_rom模塊實現存儲器
  8.8  流水線設計
  8.9  資源共享設計
  8.10  用鎖相環IP核實現倍頻和相移
    8.10.1  鎖相環
    8.10.2  鎖相環IP核的定製

    8.10.3  鎖相環例化和模擬
  習題8
第9章  VHDL有限狀態機設計
  9.1  有限狀態機
    9.1.1  有限狀態機簡介
    9.1.2  枚舉數據類型
  9.2  有限狀態機的描述方式
    9.2.1  三進程表述方式
    9.2.2  雙進程表述方式
    9.2.3  單進程表述方式
  9.3  狀態編碼
    9.3.1  常用的編碼方式
    9.3.2  狀態編碼的定義
    9.3.3  用屬性指定狀態編碼方式
  9.4  有限狀態機設計要點
    9.4.1  起始狀態的選擇和複位
    9.4.2  多餘狀態的處理
  9.5  用有限狀態機控制流水燈
  9.6  用狀態機控制交通燈
  9.7  用狀態機控制字元液晶
  習題9
第10章  VHDL驅動常用IO外設
  10.1  4×4矩陣鍵盤
  10.2  漢字圖形點陣液晶
  10.3  VGA顯示器
    10.3.1  VGA顯示原理與時序
    10.3.2  VGA彩條信號發生器
    10.3.3  VGA圖像顯示
  10.4  TFT液晶屏
    10.4.1  TFT液晶屏
    10.4.2  TFT液晶屏顯示彩色圓環
    10.4.3  TFT液晶屏顯示動態矩形
  10.5  音樂演奏電路
    10.5.1  音樂演奏實現的方法
    10.5.2  實現與下載
  習題10
第11章  TEST BENCH模擬與時序分析
  11.1  VHDL模擬
  11.2  VHDL測試平台
    11.2.1  用VHDL描述模擬激勵信號
    11.2.2  用TEXTIO進行模擬
  11.3  ModelSim SE模擬實例
    11.3.1  圖形界面模擬方式
    11.3.2  命令行模擬方式
    11.3.3  ModelSim SE時序模擬
  11.4  時序約束與時序分析
    11.4.1  時序分析的有關概念
    11.4.2  用Timing Analyzer進行時序分析
  習題11
第12章  VHDL設計實例

  12.1  標準PS/2鍵盤
  12.2  超聲波測距
  12.3  m序列與Gold碼產生器
    12.3.1  m序列產生器
    12.3.2  Gold碼產生器
  12.4  數字過零檢測和等精度頻率測量
    12.4.1  數字過零檢測
    12.4.2  等精度頻率測量
    12.3.3  數字測量系統
  12.5  FIR濾波器
    12.5.1  FIR濾波器的參數設計
    12.5.2  FIR濾波器的FPGA實現
    12.5.3  下載與驗證
  習題12
附錄  VHDL保留字
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032