幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

數字設計--Verilog HDL\VHDL和SystemVerilog實現(第6版)/國外電子與通信教材系列

  • 作者：(美)M.莫里斯·馬諾//邁克爾·D.奇萊蒂|責編:馮小貝|譯者:尹廷輝//薛紅//倪雪
  • 出版社：電子工業
  • ISBN：9787121439070
  • 出版日期：2022/07/01
  • 裝幀：平裝
  • 頁數：509
人民幣：RMB 119 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書是一本系統介紹數字電路設計的優秀教材，旨在教會讀者關於數字設計的基本概念和基本方法，並在其前一版的基礎上進行了全面的修訂與更新。全書共10章，內容涉及數字邏輯的基本理論，組合邏輯電路，時序邏輯電路，寄存器和計數器，存儲器和可編程邏輯器件，寄存器傳輸級設計，半導體和CMOS集成電路，標準IC和FPGA實驗，標準圖形符號，Verilog HDL、VHDL、SystemVerilog與數字系統設計等。全書結構嚴謹，選材新穎，內容深入淺出，緊密聯繫實際，教輔資料齊全。
    本書可作為電氣工程、電子工程、通信工程、電腦工程和電腦科學與技術等相關專業的教材，也可作為電子設計工程師的參考書。
作者介紹
(美)M.莫里斯·馬諾//邁克爾·D.奇萊蒂|責編:馮小貝|譯者:尹廷輝//薛紅//倪雪
目錄
第1章  數字系統與二進位數
  1.1  數字系統
  1.2  二進位數
  1.3  數制的轉換
  1.4  八進位數和十六進位數
  1.5  補碼
  1.6  帶符號二進位數
  1.7  二進位碼
  1.8  二進位存儲與寄存器
  1.9  二進位邏輯
  習題
  參考文獻
  網路搜索主題
第2章  布爾代數和邏輯門
  2.1  引言
  2.2  基本定義
  2.3  布爾代數的公理
  2.4  布爾代數的基本定理和性質
  2.5  布爾函數
  2.6  規範式與標準式
  2.7  其他邏輯運算
  2.8  數字邏輯門
  2.9  集成電路
  習題
  參考文獻
  網路搜索主題
第3章  門電路化簡
  3.1  引言
  3.2  圖形法化簡
  3.3  四變數卡諾圖
  3.4  和之積式的化簡
  3.5  無關條件
  3.6  與非門和或非門實現
  3.7  其他二級門電路實現
  3.8  異或函數
  3.9  硬體描述語言（HDL）
  3.10  HDL中的真值表
  習題
  參考文獻
  網路搜索主題
第4章  組合邏輯
  4.1  引言
  4.2  組合電路
  4.3  組合電路分析
  4.4  設計步驟
  4.5  二進位加減器
  4.6  十進位加法器
  4.7  二進位乘法器
  4.8  數值比較器
  4.9  解碼器

  4.10  編碼器
  4.11  數據選擇器
  4.12  組合電路的HDL模型
  4.13  行為建模
  4.14  編寫一個簡單的測試平台
  4.15  邏輯模擬
  習題
  參考文獻
  網路搜索主題
第5章  同步時序邏輯
  5.1  引言
  5.2  時序電路
  5.3  存儲元件：鎖存器
  5.4  存儲元件：觸發器
  5.5  鍾控時序電路分析
  5.6  時序電路的可綜合HDL模型
  5.7  狀態化簡與分配
  5.8  設計過程
  習題
  參考文獻
  網路搜索主題
第6章  寄存器和計數器
  6.1  寄存器
  6.2  移位寄存器
  6.3  行波計數器
  6.4  同步計數器
  6.5  其他計數器
  6.6  寄存器和計數器的HDL描述
  習題
  參考文獻
  網路搜索主題
第7章  存儲器和可編程邏輯器件
  7.1  引言
  7.2  隨機存取存儲器
  7.3  存儲器解碼
  7.4  檢糾錯
  7.5  只讀存儲器
  7.6  可編程邏輯陣列
  7.7  可編程陣列邏輯
  7.8  時序可編程器件
  習題
  參考文獻
  網路搜索主題
第8章  寄存器傳輸級設計
  8.1  引言
  8.2  寄存器傳輸級（RTL）定義
  8.3  RTL描述
  8.4  演算法狀態機（ASM）
  8.5  設計舉例（ASMD流程圖）
  8.6  設計舉例的HDL描述

  8.7  時序二進位乘法器
  8.8  控制邏輯
  8.9  二進位乘法器的HDL描述
  8.10  用數據選擇器進行設計
  8.11  無競爭設計（軟競爭條件）
  8.12  無鎖存設計（為什麼浪費矽片面積？）
  8.13  SystemVerilog語言簡介
  習題
  參考文獻
  網路搜索主題
第9章  用標準IC和FPGA進行實驗
  9.1  實驗介紹
  9.2  實驗1：二進位數和十進位數
  9.3  實驗2：數字邏輯門
  9.4  實驗3：布爾函數化簡
  9.5  實驗4：組合電路
  9.6  實驗5：代碼轉換
  9.7  實驗6：使用數據選擇器進行設計
  9.8  實驗7：加法器和減法器
  9.9  實驗8：觸發器
  9.10  實驗9：時序電路
  9.11  實驗10：計數器
  9.12  實驗11：移位寄存器
  9.13  實驗12：串列加法
  9.14  實驗13：存儲單元
  9.15  實驗14：燈式手球
  9.16  實驗15：時鐘脈衝發生器
  9.17  實驗16：並行加法器和累加器
  9.18  實驗17：二進位乘法器
  9.19  HDL模擬實驗和使用FPGA的快速原型驗證
第10章  標準圖形符號
  10.1  矩形符號
  10.2  限定符號
  10.3  相關符號
  10.4  組合部件符號
  10.5  觸發器符號
  10.6  寄存器符號
  10.7  計數器符號
  10.8  RAM符號
  習題
  參考文獻
  網路搜索主題
附錄A  半導體和CMOS集成電路
部分習題解答

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032