幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

模擬CMOS集成電路系統化設計/集成電路大師級系列

  • 作者：(比)保羅·G.A.傑斯珀斯//(美)鮑里斯·默爾曼|責編:王穎|譯者:賀鯤鵬//齊佳浩//鄭榮坤//周潤宇
  • 出版社：機械工業
  • ISBN：9787111707455
  • 出版日期：2022/07/01
  • 裝幀：平裝
  • 頁數：274
人民幣：RMB 99 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書是一本實踐性指南，給出了一種模擬CMOS集成電路系統化設計的新方法，該方法具有高效性，並且可對電路行為進行深入的分析。本書採用SPICE生成的查詢表確定晶體管尺寸，實現與人工分析和模擬結果的高度一致，並介紹了基於腳本的設計流程，對模擬CMOS集成電路的性能進行權衡和系統化設計。本書提供了40多個詳細的設計實例，包括低雜訊放大器和低失真增益級、跨導運算放大器等。本書適合相關專業的研究生以及模擬CMOS集成電路設計從業者閱讀。
作者介紹
(比)保羅·G.A.傑斯珀斯//(美)鮑里斯·默爾曼|責編:王穎|譯者:賀鯤鵬//齊佳浩//鄭榮坤//周潤宇
目錄
譯者序
符號與縮略語表
第1章  緒論
  1.1  寫作緣由
  1.2  模擬電路尺寸問題和提出的方法
    1.2.1  平方律視角
    1.2.2  使用查詢表進行權衡
    1.2.3  一般化
    1.2.4  VGS未知的設計
    1.2.5  弱反型下的設計
  1.3  內容概述
  1.4  關於預備知識
  1.5  關於符號
  1.6  參考文獻
第2章  基礎晶體管建模
  2.1  CSM
    2.1.1  CSM中的漏極電流方程
    2.1.2  漏極電流與漏極電壓的關係
    2.1.3  跨導效率gm/ID
  2.2  基礎EKV模型
    2.2.1  基礎EKV方程
    2.2.2  共源MOS晶體管的基礎EKV模型
    2.2.3  EKV模型的強、弱反型近似
    2.2.4  基礎EKV模型中gm和gm/ID的表達式
    2.2.5  從EKV模型中提取參數
  2.3  實際的晶體管
    2.3.1  實際漏極電流的特徵ID(VGS) 和gm/ID
    2.3.2  實際晶體管的漏極飽和電壓VDsat
    2.3.3  偏置條件對EKV參數的影響
    2.3.4  漏極電流特性ID(VDS)
    2.3.5  輸出電導gds
    2.3.6  gds/ID之比
    2.3.7  本征增益
    2.3.8  MOSFET電容和特徵頻率fT
  2.4  本章小結
  2.5  參考文獻
第3章  使用gm/ID方法的基本尺寸設計
  3.1  本征增益級的尺寸設計
    3.1.1  電路分析
    3.1.2  設計尺寸時的考慮因素
    3.1.3  對於給定的gm/ID設計尺寸
    3.1.4  基本權衡探索
    3.1.5  在弱反型下設計尺寸
    3.1.6  使用漏極電流密度設計尺寸
    3.1.7  包含外部電容
  3.2  實際共源級
    3.2.1  有源負載
    3.2.2  電阻負載
  3.3  差分放大器級
  3.4  本章小結

  3.5  參考文獻
第4章  雜訊、失真與失配
  4.1  電雜訊
    4.1.1  熱雜訊建模
    4.1.2  熱雜訊、增益帶寬與供電電流間的權衡
    4.1.3  來自有源負載的熱雜訊
    4.1.4  閃爍雜訊（1/f雜訊）
  4.2  非線性失真
    4.2.1  MOS跨導的非線性
    4.2.2  MOS差分對的非線性
    4.2.3  輸出電導
  4.3  隨機失配
    4.3.1  隨機失配建模
    4.3.2  失配在電流鏡中的影響
    4.3.3  失配在差分放大器中的影響
  4.4  本章小結
  4.5  參考文獻
第5章  電路應用實例Ⅰ
  5.1  恆定跨導偏置電路
  5.2  高擺幅級聯電流鏡
    5.2.1  調整電流鏡器件的大小
    5.2.2  對共源共柵偏置電路進行尺寸設計
  5.3  低壓降穩壓器
    5.3.1  低頻分析
    5.3.2  高頻分析
  5.4  射頻低雜訊放大器
    5.4.1  為低雜訊係數設計尺寸
    5.4.2  為低雜訊係數和低失真設計尺寸
  5.5  電荷放大器
    5.5.1  電路分析
    5.5.2  假定特徵頻率恆定的優化
    5.5.3  假定漏極電流恆定的優化
    5.5.4  假定雜訊和帶寬恆定的優化
  5.6  為工藝邊界進行設計
    5.6.1  偏置的考慮
    5.6.2  對於工藝和溫度的工藝評估
    5.6.3  可能的設計流程
  5.7  本章小結
  5.8  參考文獻
第6章  電路應用實例Ⅱ
  6.1  開關電容電路的基本OTA
    6.1.1  小信號電路分析
    6.1.2  假定雜訊和帶寬恆定的優化
    6.1.3  考慮擺幅的優化
  6.2  用於開關電容電路的摺疊式共源共柵OTA
    6.2.1  設計方程
    6.2.2  優化流程
    6.2.3  存在壓擺時的優化
  6.3  用於開關電容電路的兩級OTA
    6.3.1  設計方程

    6.3.2  優化流程
    6.3.3  存在壓擺時的優化
  6.4  簡化設計流程
    6.4.1  摺疊共源共柵OTA
    6.4.2  兩級OTA
  6.5  開關尺寸調整
  6.6  本章小結
  6.7  參考文獻
附錄A  EKV參數提取演算法
附錄B  查詢表的生成與使用
附錄C  布局依賴

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032