幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

微型電腦系統原理及應用(國產龍芯處理器的軟體和硬體集成基礎篇電腦與嵌入式系統系列教材)/教育部產學合作協同育人項目系列叢書

  • 作者：編者:何賓|責編:張迪
  • 出版社：電子工業
  • ISBN：9787121435409
  • 出版日期：2022/06/01
  • 裝幀：平裝
  • 頁數：385
人民幣：RMB 99 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書以龍芯中科技術股份有限公司（簡稱龍芯）的國產1B處理器為硬體平台，以龍芯生態夥伴蘇州市天晟軟體科技有限公司的Embedded IDE for Loongson集成開發環境（簡稱LoongIDE）為軟體平台，首次將國產微處理器及其生態系統作為微型電腦原理及介面技術相關課程的理論和實踐教學平台。
    全書共11章，主要內容包括：微型電腦系統導論，數值的表示和運算，存儲器的分類和原理．軟體開發工具的下載、安裝和應用，指令集架構，中央處理單元的架構，協處理器的架構，彙編語言的程序設計和實現，中斷與異常的原理和實現，C語言的程序設計和分析，以及非同步串口原理和通信的實現。
    本書側重於對構成微型電腦系統的硬體和軟體要素原理的介紹，目的是使讀者掌握設計與分析電腦系統硬體和軟體要素的一般方法，這些分析方法對於基於其他架構的電腦系統或嵌入式系統同樣適用。通過對C語言、彙編語言和機器指令三者之間關係的深度分析，使讀者能夠將電腦系統的「軟體」和「硬體」進行系統化深度融合。
    本書可作為大學本科微型電腦原理及介面技術相關課程的授課教材，也可作為龍芯1+X證書的參考用書。對於從事基於龍芯處理器開發電腦系統，以及電腦系統綜合設計的軟體和硬體工程師來說．也是很好的工程參考用書。
作者介紹
編者:何賓|責編:張迪
    何賓，國內知名的嵌入式系統和電子信息技術專家，長期從事嵌入式系統和信號處理方面的教學和科研工作。與包括意法半導體在內的全球多家知名的半導體廠商和EDA工具廠商大學計劃部門保持密切合作。已經出版電子信息方面的著作近80部，內容涵蓋電路模擬、電路設計、可編程邏輯器件、單片機、嵌入式系統等。典型的代表作有《STC單片機原理及應用》《EDA原理及Verilog HDL實現》《ARM Cortex-M0全可編程SoC原理及實現》《Altium Designer 15.0電路模擬、設計、驗證與工藝實現權威指南》《Xilinx FPGA數字信號處理權威指南》等。
目錄
第1章  微型電腦系統導論
  1.1  微型電腦的概念
  1.2  主流的處理器架構
    1.2.1  LoongArch架構
    1.2.2  x86架構
    1.2.3  PowerPC架構
    1.2.4  Arm架構
    1.2.5  MIPS架構
    1.2.6  RISC-V架構
  1.3  龍芯處理器基礎知識
    1.3.1  龍芯處理器發展歷程
    1.3.2  龍芯處理器核的種類和性能
    1.3.3  龍芯產品分類
  1.4  龍芯1B處理器的構成要素
    1.4.1  電腦系統的構成要素
    1.4.2  龍芯1B處理器架構
    1.4.3  龍芯1B處理器的時鐘系統
  1.5  電腦系統評價指標和方法
    1.5.1  電腦系統評價的背景
    1.5.2  電腦宏觀評價指標
    1.5.3  處理器的評價指標
第2章  數值的表示和運算
  2.1  數的十進位表示方法
    2.1.1  十進位整數的表示方法
    2.1.2  十進位純小數的表示方法
    2.1.3  十進位小數的表示方法
  2.2  整數的二進位表示方法
    2.2.1  使用二進位數表示正整數
    2.2.2  使用二進位數表示負整數
    2.2.3  二進位整數的加法運算規則
    2.2.4  二進位整數的減法運算規則
    2.2.5  二進位整數的乘法運算規則
    2.2.6  二進位整數的除法運算規則
  2.3  小數的二進位表示方法
    2.3.1  定點二進位數格式
    2.3.2  定點二進位小數的運算
    2.3.3  浮點二進位數格
  2.4  十六進位數的表示方法
  2.5  八進位數的表示方法
第3章  存儲器的分類和原理
  3.1  存儲器的分類
    3.1.1  易失性存儲器
    3.1.2  非易失性存儲器
  3.2  SRAM存儲器原理
    3.2.1  SRAM存儲器結構
    3.2.2  SRAM訪問時序
    3.2.3  SRAM的擴展實例
  3.3  DRAM存儲器原理
    3.3.1  基本感應放大器的電路結構和原理
    3.3.2  SDRAM的控制信號

    3.3.3  SDR SDRAM實例
    3.3.4  DDR SDRAM實例
    3.3.5  DDR2 SDRAM實例
    3.3.6  SDRAM的擴展
  3.4  Flash存儲器原理
    3.4.1  浮柵MOSFET的原理
    3.4.2  NOR快閃記憶體
    3.4.3  NAND快閃記憶體
第4章  軟體開發工具的下載、安裝和應用
  4.1  軟體開發工具的下載和安裝
    4.1.1  MSYS工具的下載和安裝
    4.1.2  龍芯集成開發環境的下載和安裝
    4.1.3  驅動程序的重新安裝
    4.1.4  GNU工具鏈的下載和安裝
  4.2  龍芯集成開發環境基本設計流程
    4.2.1  啟動集成開發環境
    4.2.2  配置開發環境參數
    4.2.3  GNU工具鏈原理及配置
    4.2.4  建立新的設計工程
    4.2.5  修改C語言源文件
    4.2.6  編譯設計和編譯設置
    4.2.7  調試設計
  4.3  小結
第5章  指令集架構
  5.1  位元組順序和端
    5.1.1  大端順序
    5.1.2  小端順序
  5.2  指令集架構的概念
  5.3  指令的基本概念
    5.3.1  指令通道的概念
    5.3.2  指令的內容
    5.3.3  指令長度
    5.3.4  代碼密度
  5.4  MIPS指令架構的發展和特徵
    5.4.1  指令架構的發展
    5.4.2  載入和存儲架構
  5.5  MIPS寄存器集
    5.5.1  CPU通用寄存器
    5.5.2  CPU特殊寄存器
  5.6  MIPS指令類型
    5.6.1  R型指令
    5.6.2  I型指令
    5.6.3  J型指令
  5.7  MIPS指令定址方式
    5.7.1  寄存器定址
    5.7.2  立即數定址
    5.7.3  基地址定址
    5.7.4  PC相對定址
    5.7.5  偽直接定址
  5.8  MIPS32指令集

    5.8.1  算術類指令
    5.8.2  移位指令
    5.8.3  邏輯指令
    5.8.4  移動指令
    5.8.5  載入和保存指令
    5.8.6  插入和提取指令
    5.8.7  指令控制指令
    5.8.8  分支和跳轉指令
    5.8.9  陷阱指令
第6章  中央處理單元的架構
  6.1  馮·諾依曼結構和哈佛結構
    6.1.1  馮·諾依曼結構
    6.1.2  哈佛結構
  6.2  存儲器系統的分層結構和訪問類型
    6.2.1  存儲器系統的分層結構
    6.2.2  存儲器系統的訪問類型
  6.3  龍芯處理器高速緩存的映射及管理
    6.3.1  高速緩存的背景
    6.3.2  高速緩存的優勢和問題
    6.3.3  高速緩存的結構與操作
    6.3.4  指令高速緩存
    6.3.5  數據高速緩存
    6.3.6  緩存演算法和緩存一致性屬性
    6.3.7  緩存的維護
  6.4  存儲器管理單元的結構和管理
    6.4.1  處理器模式
    6.4.2  基本概念
    6.4.3  物理結構
    6.4.4  虛擬地址到物理地址的轉換
    6.4.5  TLB操作指令
    6.4.6  命中、未命中和多次匹配
    6.4.7  固定映射MMU
  6.5  GS232處理器內核原理和關鍵技術
    6.5.1  算術邏輯單元
    6.5.2  流水線的原理
    6.5.3  分支預測機制
    6.5.4  靜態分支預測
    6.5.5  動態分支預測
    6.5.6  流水線的實現
  6.6  處理器系統的地址分配和映射
    6.6.1  一級AXI交叉開關上模塊的地址空間
    6.6.2  AXI MUX下各個模塊的地址空間
    6.6.3  APB各個模塊的地址空間分配
第7章  協處理器的架構
  7.1  協處理器0的功能
  7.2  協處理器0中的寄存器
  7.3  協處理器0指令格式及功能
  7.4  協處理器0操作實例
第8章  彙編語言的程序設計和實現
  8.1  彙編語言程序框架

    8.1.1  彙編語言中的段
    8.1.2  彙編語言中的偽指令
  8.2  彙編語言語法格式
    8.2.1  空白
    8.2.2  註釋
    8.2.3  標識符
    8.2.4  常數
    8.2.5  段和重定位
    8.2.6  符號
    8.2.7  表達式
    8.2.8  彙編器命令
    8.2.9  公共宏
  8.3  彙編器支持的偽指令格式和功能
  8.4  MIPS相關特性
  8.5  鏈接腳本文件
  8.6  彙編語言實例一：冒泡排序演算法的實現和分析
  8.7  彙編語言實例二：通用輸入和輸出埠的驅動
    8.7.1  引腳復用的原理
    8.7.2  GPIO寄存器功能
    8.7.3  MUX寄存器功能
    8.7.4  GPIO驅動和控制的硬體設計
    8.7.5  GPIO驅動和輸入的程序設計
  8.8  彙編語言實例三：看門狗定時器的應用
    8.8.1  看門狗定時器的原理
    8.8.2  看門狗定時器的寄存器功能
    8.8.3  看門狗機制的應用
第9章  中斷與異常的原理和實現
  9.1  基本概念
    9.1.1  事件的定義
    9.1.2  異常和中斷的優勢
    9.1.3  MIPS支持的中斷模式
    9.1.4  中斷向量的概念
  9.2  中斷原理
    9.2.1  處理器採納中斷的條件
    9.2.2  向量中斷模式
    9.2.3  為向量中斷生成異常向量偏移
    9.2.4  龍芯1B處理器的中斷控制器
  9.3  異常原理
    9.3.1  異常向量的位置
    9.3.2  通用異常處理
    9.3.3  異常處理過程
  9.4  中斷觸發和處理的實現
    9.4.1  異常/中斷入口的定位
    9.4.2  中斷的初始化
    9.4.3  中斷句柄的功能
  9.5  定時器原理和中斷的實現
    9.5.1  定時器中斷的原理
    9.5.2  定時器中斷的初始化
    9.5.3  定時器中斷句柄的功能
第10章  C語言的程序設計和分析

  10.1  基本數據類型的表示
  10.2  基本數據類型的擴展
    10.2.1  bool數據類型
    10.2.2  定寬整數類型
  10.3  複雜數據類型的表示
    10.3.1  數組數據類型
    10.3.2  指針數據類型
    10.3.3  結構數據類型
    10.3.4  聯合數據類型
    10.3.5  枚舉數據類型
  10.4  描述語句
    10.4.1  條件指令
    10.4.2  開關語句
    10.4.3  循環語句
  10.5  函數調用和返回
    10.5.1  寄存器的使用規則
    10.5.2  堆棧幀
  10.6  內嵌彙編
第11章  非同步串口原理和通信的實現
  11.1  RS-232協議規範
    11.1.1  RS-232傳輸特點
    11.1.2  RS-232數據傳輸格式
    11.1.3  RS-232電氣標準
    11.1.4  RS-232參數設置
    11.1.5  RS-232連接器
  11.2  龍芯1B處理器中UART模塊原理
    11.2.1  UART寄存器組的基地址
    11.2.2  UART寄存器組的功能
  11.3  PuTTY工具的下載和安裝
  11.4  非同步串口通信的設計和實現
    11.4.1  串口通信的彙編語言設計和實現
    11.4.2  串口通信的C語言設計和實現
    11.4.3  總結

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032