幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

CMOS集成電路EDA技術(第2版)/微電子與集成電路先進技術叢書/半導體與集成電路關鍵技術叢書

  • 作者：編者:戴瀾//張曉波//陳鋮穎|責編:江婧婧
  • 出版社：機械工業
  • ISBN：9787111703501
  • 出版日期：2022/05/01
  • 裝幀：平裝
  • 頁數：361
人民幣：RMB 109 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    集成電路發展到今天，單晶元內能夠集成高達百億個晶體管，在集成電路的設計中需要依靠電子設計自動化（EDA）工具進行電路模擬、綜合、版圖設計、寄生參數提取和后模擬。EDA工具的使用可以使設計者在虛擬的電腦環境中進行早期的設計驗證，有效縮短了電路實體選代驗證的時間，提高了晶元設計的成功率。一款成功的晶元源於無數工程師成功的設計，而成功的設計很大程度上又取決於有效、成熟的集成電路EDA設計工具。
    本書面向微電子學與固體電子學專業相關的課程教學要求和集成電路設計相關的工程應用需求，以提高實際工程設計能力為目的，採取循序漸進的方式，介紹了進行CMOS 集成電路設計時所需的EDA工具。主要分為EDA設計工具概述、模擬集成電路EDA技術、數字集成電路EDA技術與集成電路反向分析技術等部分。在模擬集成電路方面，依次介紹了電路設計及模擬工具Cadence Spectre、版圖設計工具Cadence Virtuo-so、版圖驗證及參數提取工具Mentor Calibre 在內的各種工具的基本知識和使用方法。在數字集成電路方面，在簡單介紹硬體描述語言Verlog HDL的基礎上，介紹RTL模擬工具Modelsim、邏輯綜合工具Design Compiler、數字後端版圖工具IC Compiler和Eincounter四大類設計工具。最終對集成電路使用反向EDA技術進行全面的闡述。書中配以電路設計實例，進一步分析各種EDA工具的設計輸入方法和技巧，形成一套完整的CMOS集成電路設計流程。    本書使讀者通過實例深刻了解使用CMOS集成電路 EDA工具進行設計的基本流程和方法，可作為高等院校微電子學與固體電子學專業本科生與研究生集成電路EDA課程的實驗教材和輔導書，或者相關專業技術人員的自學參考書。
作者介紹
編者:戴瀾//張曉波//陳鋮穎|責編:江婧婧
目錄
第2版前言
第1版前言
第1章  CMOS集成電路EDA技術
  1.1  CMOS集成電路EDA技術概述
  1.2  CMOS模擬集成電路設計流程
  1.3  CMOS模擬集成電路EDA工具分類
  1.4  CMOS數字集成電路設計流程
  1.5  CMOS數字集成電路EDA工具分類
  1.6  小結
第2章  模擬電路設計及模擬工具Cadence Spectre
  2.1  Spectre的特點
  2.2  Spectre的模擬設計方法
  2.3  Spectre與其他EDA軟體的連接
  2.4  Spectre的基本操作
    2.4.1  Cadence Spectre啟動設置
    2.4.2  Spectre主窗口和選項介紹
    2.4.3  設計庫管理器介紹
    2.4.4  電路圖編輯器介紹
    2.4.5  模擬設計環境介紹
    2.4.6  波形顯示窗口介紹
    2.4.7  波形計算器介紹
  2.5  Spectre庫中的基本器件
    2.5.1  無源器件
    2.5.2  有源器件
    2.5.3  信號源
  2.6  低壓差線性穩壓器的設計與模擬
  2.7  高階模擬功能與實例
    2.7.1  FFT模擬
    2.7.2  Monte Carlo模擬
  2.8  小結
第3章  版圖設計工具Cadence Virtuoso
  3.1  Virtuoso界面介紹
    3.1.1  窗口標題欄
    3.1.2  狀態欄
    3.1.3  菜單欄
    3.1.4  圖標菜單
    3.1.5  設計區域
    3.1.6  游標和指針
    3.1.7  滑鼠狀態
    3.1.8  提示欄
    3.1.9  層選擇窗口
  3.2  Virtuoso基本操作
    3.2.1  創建矩形
    3.2.2  創建多邊形
    3.2.3  創建路徑
    3.2.4  創建標識名
    3.2.5  創建器件和陣列
    3.2.6  創建接觸孔
    3.2.7  創建圓形圖形
    3.2.8  移動命令

    3.2.9  複製命令
    3.2.10  拉伸命令
    3.2.11  刪除命令
    3.2.12  合併命令
    3.2.13  選擇和放棄選擇命令
    3.2.14  改變層次關係命令
    3.2.15  切割命令
    3.2.16  旋轉命令
    3.2.17  屬性命令
    3.2.18  分離命令
  3.3  運算放大器版圖設計實例
    3.3.1  NMOS晶體管版圖設計
    3.3.2  運算放大器版圖設計
  3.4  小結
第4章  模擬版圖驗證及參數提取工具Mentor Calibre
  4.1  Mentor Calibre版圖驗證工具調用
    4.1.1  Virtuoso Layout Editor工具啟動
    4.1.2  採用Calibre圖形界面啟動
    4.1.3  採用Calibre View查看器啟動
  4.2  Mentor Calibre DRC驗證
    4.2.1  Calibre DRC驗證簡介
    4.2.2  Calibre DRC界面介紹
    4.2.3  Calibre DRC驗證流程舉例
  4.3  Mentor Calibre LVS驗證
    4.3.1  Calibre LVS驗證簡介
    4.3.2  Calibre LVS界面介紹
    4.3.3  Calibre LVS驗證流程舉例
  4.4  Mentor Calibre寄生參數提取
    4.4.1  Calibre PEX驗證簡介
    4.4.2  Calibre PEX界面介紹
    4.4.3  Calibre PEX流程舉例
  4.5  小結
第5章  硬體描述語言及模擬工具Modelsim
  5.1  硬體描述語言及模擬概述
  5.2  硬體描述語言與應用實例
    5.2.1  硬體描述語言基礎
    5.2.2  硬體描述語言應用實例
    5.2.3  硬體描述語言的可綜合設計
    5.2.4  硬體描述語言設計實例
  5.3  數字電路模擬工具Modelsim
    5.3.1  Modelsim的特點與應用
    5.3.2  Modelsim的基本使用
    5.3.3  Modelsim的進階使用
  5.4  小結
第6章  數字邏輯綜合及Design Compiler
  6.1  邏輯綜合概述
    6.1.1  邏輯綜合的定義及發展歷程
    6.1.2  邏輯綜合的流程
  6.2  DesignCompiler簡介
    6.2.1  DesignCompiler的功能

    6.2.2  DesignCompiler的使用模式
    6.2.3  DC-Tcl簡介
  6.3  DesignCompiler綜合設計
    6.3.1  啟動工具及初始環境配置
    6.3.2  綜合庫
    6.3.3  DesignCompiler綜合流程
  6.4  靜態時序分析與設計約束
    6.4.1  靜態時序分析
    6.4.2  亞穩態
    6.4.3  時鐘的約束
    6.4.4  輸入輸出路徑的約束
    6.4.5  組合邏輯路徑的約束
    6.4.6  時間預算
    6.4.7  設計環境約束
    6.4.8  多時鐘同步設計約束
    6.4.9  非同步設計約束
    6.4.10  多時鐘的時序約束
  6.5  基於狀態機的交通燈綜合
  6.6  小結
第7章  數字電路物理層設計工具IC Compiler
  7.1  IC Compiler簡介
  7.2  IC Compiler物理層設計的數據準備
    7.2.1  邏輯層數據
    7.2.2  物理層數據
    7.2.3  設計數據
  7.3  創建設計資料庫與後端數據的設置
    7.3.1  邏輯庫設置
    7.3.2  物理庫設置
    7.3.3  其他文件設置
    7.3.4  創建設計資料庫
    7.3.5  庫文件檢查
    7.3.6  網表導入
    7.3.7  Tlu+文件設置與檢查
    7.3.8  電源網路設置
    7.3.9  TIE單元設置
    7.3.10  導入SDC文件並進行時序約束檢查
    7.3.11  定時序優化參數
  7.4  不同PVT角下綜合優化的設置方法
    7.4.1  scenario的建立
    7.4.2  PVT角設定
  7.5  宏單元與IO布局
    7.5.1  IO布局與晶元布局空間創建
    7.5.2  宏單元的擺放
  7.6  電源網路的設計與分析
    7.6.1  設計電源和地環
    7.6.2  設計電源和地條
    7.6.3  連接宏單元和標準單元
  7.7  標準單元的布局與優化
    7.7.1  檢查是否需要添加tap cell
    7.7.2  spare cell的標識

    7.7.3  檢查設計輸入文件與約束
    7.7.4  確認所有路徑已經被正確地設置
  7.8  時鐘樹綜合與優化
    7.8.1  綜合前的檢查
    7.8.2  時鐘樹綜合設置
    7.8.3  執行時鐘樹綜合核心命令
  7.9  晶元布線與優化
    7.9.1  布線前的檢查
    7.9.2  ICC布線相關設置
    7.9.3  天線效應簡介與設置
    7.9.4  執行布線命令
  7.10  晶元ECO與設計文件導出
    7.10.1  Freeze silicon ECO
    7.10.2  unconstrained ECO
    7.10.3  設計結果導出
  7.11  小結
第8章  數字電路物理層設計工具Encounter
  8.1  Encounter工具發展歷史
  8.2  Encounter設計流程介紹
  8.3  數據準備
    8.3.1  設計數據
    8.3.2  邏輯庫數據
    8.3.3  物理庫數據
    8.3.4  數據準備常用的指令與流程
  8.4  布圖規劃與布局
    8.4.1  布圖與IO排布
    8.4.2  電源網路設計
    8.4.3  標準單元的布局與優化
    8.4.4  布圖規劃與布局常用指令與流程
  8.5  時鐘樹綜合
    8.5.1  時鐘樹綜合簡介
    8.5.2  時鐘樹流程與優化
  8.6  晶元布線
    8.6.1  晶元布線工具簡介
    8.6.2  特殊布線
    8.6.3  一般布線
    8.6.4  晶元布線流程與優化
  8.7  晶元ECO與DFM
    8.7.1  ECO流程與優化
    8.7.2  DFM流程與優化
  8.8  小結
第9章  集成電路反向分析EDA技術
  9.1  集成電路反向分析概述
    9.1.1  反向分析技術的主要應用
    9.1.2  反向分析技術的主要流程
    9.1.3  反向分析EDA技術
  9.2  電路網表提取
    9.2.1  網表提取概述
    9.2.2  網表提取流程
    9.2.3  模擬單元提取

    9.2.4  數字單元提取
    9.2.5  線網繪製與檢查
    9.2.6  數據的導入和導出
  9.3  電路層次化分析整理
    9.3.1  電路分析整理概述
    9.3.2  層次化整理流程
    9.3.3  模擬電路的層次化整理
    9.3.4  數字電路的層次化整理
    9.3.5  整理數據的導出
  9.4  小結
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032