幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

硬體木馬之戰--攻擊防禦之謎/經典譯叢

  • 作者：編者:(美)斯瓦魯普·布尼亞//馬克·M.德黑蘭尼普爾|責編:楊博|譯者:王堅//陳哲//柴松
  • 出版社：電子工業
  • ISBN：9787121427527
  • 出版日期：2022/01/01
  • 裝幀：平裝
  • 頁數：287
人民幣：RMB 89 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書系統、詳盡地介紹了硬體木馬的起源、常見攻擊手段與防禦措施。具體內容包括：硬體木馬的綜述及其攻防策略概述；硬體木馬攻擊，如SoC／NoC、硬體IP、模擬／混合／射頻晶元以及PCB中的硬體木馬威脅分析；硬體木馬檢測，如邏輯測試、形式驗證和無黃金電路檢測等電路邏輯測試方法，以及延遲分析和逆向工程等邊通道分析方法；安全設計方法，如硬體混淆、植入威懾和FPGA木馬及其對策；硬體木馬的發展趨勢及挑戰。
    本書可作為電子科學與技術、信息安全等電子信息和電腦科學專業的硬體安全的本科生或研究生教材，也可作為科研院所的硬體系統研發人員的參考書。
作者介紹
編者:(美)斯瓦魯普·布尼亞//馬克·M.德黑蘭尼普爾|責編:楊博|譯者:王堅//陳哲//柴松
目錄
第一部分  硬體木馬的基礎知識
  第1章  緒論
    1.1  本書的目的
    1.2  對讀者的幫助
    1.3  關於木馬攻擊
    1.4  本書的內容
    參考文獻
  第2章  硬體木馬簡介
    2.1  概述
    2.2  半導體的發展趨勢、權衡和木馬攻擊威脅
      2.2.1  半導體設計流程
      2.2.2  攻擊者和攻擊
    2.3  木馬攻擊的比較和誤區
      2.3.1  木馬與漏洞或缺陷的比較
      2.3.2  硬體木馬與軟體木馬的比較
      2.3.3  關於硬體木馬成因及影響的誤區
    2.4  攻擊策略
      2.4.1  木馬的類型
      2.4.2  木馬觸發器和有效負載的分類
      2.4.3  基本木馬示例
      2.4.4  新型木馬攻擊：設計和示例
      2.4.5  木馬攻擊模型
    2.5  防禦對策
      2.5.1  木馬防禦對策分類法
      2.5.2  木馬檢測：示例
      2.5.3  木馬預防：示例
      2.5.4  其他值得注意的木馬檢測和預防方法
      2.5.5  各種木馬防禦方法的比較
    2.6  小結
    參考文獻
第二部分  硬體木馬攻擊：威脅分析
  第3章  SoC與NoC中的硬體木馬攻擊
    3.1  引言
    3.2  SoC的安全挑戰
    3.3  SoC威脅模型
    3.4  SoC安全保證
    3.5  NoC安全性
      3.5.1  信息泄露攻擊
      3.5.2  針對故障注入攻擊的數據包安全性
      3.5.3  網路介面故障
      3.5.4  拒絕服務攻擊
      3.5.5  基於錯誤注入的拒絕服務
      3.5.6  使用差錯控制方法的木馬檢測
    3.6  開放性挑戰
    3.7  小結
    參考文獻
  第4章  硬體IP核可信度
    4.1  引言
    4.2  問題的提出
    4.3  木馬的特徵

    4.4  現有測試和安全特性的不足
    4.5  木馬分類
      4.5.1  基於物理特性的木馬分類
      4.5.2  基於激活特性的木馬分類
      4.5.3  基於動作特性的木馬分類
    4.6  通用木馬緩解技術
      4.6.1  預防技術
      4.6.2  檢測技術
    4.7  IP級的木馬緩解
      4.7.1  檢測技術：可疑信號引導的時序等價性檢驗
      4.7.2  預防技術：攜帶證明代碼
    4.8  小結
    參考文獻
  第5章  模擬、混合信號和射頻集成電路中的硬體木馬
    5.1  引言
    5.2  射頻IC中的硬體木馬
      5.2.1  無線加密IC中的硬體木馬
      5.2.2  低於本底雜訊的射頻傳輸
    5.3  AMS集成電路中的硬體木馬
      5.3.1  攻擊
      5.3.2  防禦
      5.3.3  模擬觸發器
    5.4  AMS/RF IC中的其他威脅
      5.4.1  IC/IP的剽竊和偽造問題
      5.4.2  漏洞分析
      5.4.3  拆分製造
      5.4.4  AMS IP核水印
      5.4.5  針對AMS偽造品的保護
    5.5  討論
    5.6  小結
    參考文獻
  第6章  PCB硬體木馬與盜版
    6.1  引言
    6.2  PCB安全性挑戰、攻擊和對策
      6.2.1  安全性挑戰
      6.2.2  攻擊實例
      6.2.3  可能的對策
    6.3  PCB認證挑戰和前瞻性解決方案
      6.3.1  PCB變化和認證挑戰
      6.3.2  前瞻性PUF結構
      6.3.3  定性和定量分析
    6.4  小結
    致謝
    參考文獻
第三部分  檢測：邏輯測試
  第7章  面向硬體木馬檢測的邏輯測試技術
    7.1  引言
    7.2  硬體木馬的MERO檢測法
      7.2.1  數學分析
      7.2.2  測試生成

      7.2.3  覆蓋率估算
      7.2.4  木馬樣本大小選擇
      7.2.5  N的選擇
      7.2.6  提升木馬檢測覆蓋率
      7.2.7  結果
      7.2.8  MERO的缺點
    7.3  基於GA和SAT的硬體木馬檢測方法
      7.3.1  硬體木馬模型
      7.3.2  針對ATPG的遺傳演算法（GA）
      7.3.3  用於難以激活觸發條件的SAT
      7.3.4  有效負載感知測試集的選擇和測試壓縮
      7.3.5  結果與討論
    7.4  小結
    參考文獻
  第8章  硬體可信性驗證的形式化方法
    8.1  引言
    8.2  使用可滿足性問題進行可信性驗證
    8.3  使用屬性檢查的安全驗證
    8.4  用於木馬檢測的定理證明器
      8.4.1  使用攜帶證明代碼的機密數據保護
      8.4.2  定理證明器和模型驗證器的結合
    8.5  基於符號代數的木馬檢測
      8.5.1  基於Grobner基理論的等價性檢查：背景介紹
      8.5.2  基於符號代數的算術電路中木馬的激活與檢測
      8.5.3  第三方IP中的木馬定位
    8.6  小結
    參考文獻
  第9章  無黃金模型木馬檢測
    9.1  引言
    9.2  無黃金模型木馬檢測及其挑戰
    9.3  一些可能的解決方案
    9.4  案例研究：感測器輔助的自認證
      9.4.1  概述
      9.4.2  用於捕捉與設計相關延遲特性的感測器
      9.4.3  製造后自認證的場景
    9.5  小結
    參考文獻
第四部分  檢測：邊通道分析
  第10章  利用延遲分析檢測硬體木馬
    10.1  引言
    10.2  硬體木馬植入點
    10.3  用於檢測布局中植入硬體木馬的方法
    10.4  基於延遲的HT檢測方法的基本原理
      10.4.1  路徑延遲測量方案及其他概念
      10.4.2  處理工藝波動
      10.4.3  測試向量生成策略
    10.5  基於路徑延遲分析的HT檢測方法
      10.5.1  早期的HT檢測技術與片上測量方法
      10.5.2  基於環形振蕩器的HT檢測方法
      10.5.3  用於HT檢測的輕量級片上路徑計時技術

      10.5.4  自認證：一種無黃金模型的HT檢測方法
      10.5.5  用於HT檢測的線性規劃方法和測試點插入
      10.5.6  增強HT檢測的工藝校準和測試向量選擇
      10.5.7  用於HT檢測的時鐘掃描
      10.5.8  一種無黃金晶元的HT檢測方法
      10.5.9  通過比較具有結構對稱性的路徑來進行HT檢測
      10.5.10  利用脈衝傳播進行HT檢測
      10.5.11  用於HT檢測的晶元對中校準技術
    10.6  多參數檢測方法
    10.7  小結
    參考文獻
  第11章  基於逆向工程的硬體木馬檢測
    11.1  引言
    11.2  集成電路的逆向工程
      11.2.1  逆向工程簡介
      11.2.2  逆向工程的應用
    11.3  使用逆向工程的硬體木馬檢測
      11.3.1  通用信息
      11.3.2  使用逆向工程檢測硬體木馬的優點
      11.3.3  使用逆向工程檢測硬體木馬的挑戰
    11.4  使用SVM的基於逆向工程的硬體木馬檢測
      11.4.1  問題陳述
      11.4.2  提出的方法
      11.4.3  實驗與結果
    11.5  安全設計方法
      11.5.1  問題定義和挑戰
      11.5.2  推薦的方法
      11.5.3  實驗和結果
    11.6  小結
    參考文獻
第五部分  安全設計
  第12章  硬體木馬預防和檢測的硬體混淆方法
    12.1  引言
    12.2  混淆
      12.2.1  混淆的概念
      12.2.2  區分混淆和加密
      12.2.3  軟體中的混淆技術
    12.3  混淆技術在硬體木馬預防和檢測中的作用
      12.3.1  硬體木馬
      12.3.2  硬體混淆概述
    12.4  晶元級混淆
      12.4.1  器件級混淆
      12.4.2  電路級混淆
      12.4.3  門級混淆
      12.4.4  寄存器傳輸級混淆
      12.4.5  片上通信級
      12.4.6  其他方法
    12.5  FPGA混淆
    12.6  板級混淆
    12.7  硬體混淆評估指標

    12.8  小結
    參考文獻
  第13章  硬體木馬植入的威懾方法
    13.1  引言
    13.2  監測法
      13.2.1  邊通道特徵測量
      13.2.2  邊通道測量的分類器
      13.2.3  掃描單元重排序
    13.3  阻塞性方法
    13.4  混合方法
      13.4.1  BISA結構
      13.4.2  BISA的特定攻擊及其局限性
    13.5  小結
    參考文獻
  第14章  FPGA中的硬體木馬攻擊及其保護方法
    14.1  引言
    14.2  威脅模型和分類
      14.2.1  FPGA設計流程
      14.2.2  威脅模型
      14.2.3  分類方法
      14.2.4  進入點
      14.2.5  創建方法
    14.3  FPGA結構中的木馬
      14.3.1  增加延遲的木馬
      14.3.2  引起電壓波動的木馬
      14.3.3  壽命縮短型木馬（LRT）
    14.4  FPGA設計中的木馬
      14.4.1  在FPGA設計中植入木馬
      14.4.2  HDL中的木馬
      14.4.3  綜合后網表中的木馬
      14.4.4  案例：映射/布局布線后網表中的木馬
    14.5  比特流中的木馬
      14.5.1  Xilinx比特流結構
      14.5.2  修改比特流的木馬
      14.5.3  文獻中的木馬例子
    14.6  針對FPGA木馬的對策
      14.6.1  使用模塊冗余的硬體木馬容錯
      14.6.2  FPGA可信熔斷（TrustFuzion）
      14.6.3  比特流木馬對策
    14.7  小結
    參考文獻
第六部分  新興趨勢、工業實踐和新的攻擊
  第15章  工業SoC設計中的硬體可信性：實踐與挑戰
    15.1  引言
    15.2  可信挑戰的範圍
    15.3  安全策略和執行
    15.4  設計和實現的可信性驗證
    15.5  平台級可信保證
    15.6  安全認證
    15.7  小結

    參考文獻
  第16章  總結與未來的工作
    16.1  總結
    16.2  未來的工作

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032