幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

嵌入式深度學習(演算法和硬體實現技術)/IC設計與嵌入式系統開發叢書

  • 作者：(比)伯特·穆恩斯//(美)丹尼爾·班克曼//(比)瑪麗安·維赫爾斯特|責編:王穎//張夢玲|譯者:汪玉//陳曉明
  • 出版社：機械工業
  • ISBN：9787111688075
  • 出版日期：2021/09/01
  • 裝幀：平裝
  • 頁數：221
人民幣：RMB 99 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    深度學習無疑是近十多年來最火熱的研究方向之一，這個領域已經湧現出了數不清的研究成果，市面上也存在不少關於深度學習的圖書。本書與這些已出版的圖書的最大不同之處在於，涉及深度學習應用設計的所有層次。具體而言，本書面向的是供能受限的嵌入式平台，在這樣的平台上部署深度學習應用，能耗是最重要的指標。本書詳細介紹如何在應用層、演算法層、硬體架構層和電路層進行設計和優化，以及跨層次的軟硬體協同設計，以使深度學習應用能以最低的能耗運行在電池容量受限的可穿戴設備上。本書的一個特色是，這些設計和優化技術均由真實的原型晶元支撐。
    本書涵蓋的內容很廣，同時又不失深度，適合作為從事深度學習硬體架構、深度學習軟硬體協同設計等研究的高年級本科生或研究生的參考書，也可供從事相關領域工作的技術人員參考。
作者介紹
(比)伯特·穆恩斯//(美)丹尼爾·班克曼//(比)瑪麗安·維赫爾斯特|責編:王穎//張夢玲|譯者:汪玉//陳曉明
目錄
譯者序
前言
致謝
縮寫詞
第1章  嵌入式深度神經網路
  1.1  簡介
  1.2  機器學習
    1.2.1  任務T
    1.2.2  性能度量P
    1.2.3  經驗E
  1.3  深度學習
    1.3.1  深度前饋神經網路
    1.3.2  卷積神經網路
    1.3.3  循環神經網路
    1.3.4  訓練深度神經網路
  1.4  嵌入式深度神經網路的挑戰
  1.5  本書創新點
  參考文獻
第2章  優化的層次級聯處理
  2.1  簡介
  2.2  層次級聯繫統
    2.2.1  泛化的兩級喚醒系統
    2.2.2  層次化的代價、精度和召回率
    2.2.3  層次化分類器的Roofline模型
    2.2.4  優化的層次級聯感知
  2.3  概念的一般性證明
    2.3.1  系統描述
    2.3.2  輸入統計
    2.3.3  實驗
    2.3.4  本節小結
  2.4  案例研究：基於CNN的層次化人臉識別
    2.4.1  人臉識別的分層結構
    2.4.2  層次化的代價、精度和召回率
    2.4.3  優化的人臉識別分層結構
  2.5  小結
  參考文獻
第3章  硬體一演算法協同優化
  3.1  簡介
    3.1.1  利用網路結構
    3.1.2  增強並利用稀疏性
    3.1.3  增強並利用容錯性
  3.2  低精度神經網路的能量增益
    3.2.1  片外訪存的能耗
    3.2.2  硬體平台的一般性建模
  3.3  測試時定點神經網路
    3.3.1  分析和實驗
    3.3.2  量化對分類準確率的影響
    3.3.3  稀疏FPNN的能耗
    3.3.4  結果
    3.3.5  討論

  3.4  訓練時量化神經網路
    3.4.1  訓練QNN
    3.4.2  QNN的能耗
    3.4.3  實驗
    3.4.4  結果
    3.4.5  討論
  3.5  聚類神經網路
  3.6  小結
  參考文獻
第4章  近似計算的電路技術
  4.1  近似計算範式簡介
  4.2  近似計算技術
    4.2.1  容錯分析與質量管理
    4.2.2  近似電路
    4.2.3  近似架構
    4.2.4  近似軟體
    4.2.5  討論
  4.3  DVAFS：動態電壓精度頻率調節
    4.3.1  DVAFS基礎
    4.3.2  DVAFS的容錯識別
    4.3.3  DVAFS的能量增益
  4.4  DVAFS的性能分析
    4.4.1  模塊級的DVAFS
    4.4.2  系統級的.DVAFS
  4.5  DVAFS實現的挑戰
    4.5.1  基礎DVA(F)S模塊的功能實現
    4.5.2  基礎DVA(F)S模塊的物理實現
  4.6  小結和討論
  參考文獻
第5章  Envision：能耗可調節的稀疏卷積神經網路處理
  5.1  神經網路加速
  5.2  針對嵌入式CNN的二維MAC處理器架構
    5.2.1  處理器數據通路
    5.2.2  片上存儲架構
    5.2.3  利用網路稀疏性的硬體支持
    5.2.4  通過定製化指令集實現高能效的靈活性
  5.3  基於40nm CMOS的DVAS兼容的Envision處理器
    5.3.1  RTL級的硬體支持
    5.3.2  物理實現
    5.3.3  測量結果
    5.3.4  Envision Vl回顧
  5.4  基於28nm FD-SOI的DVAFS兼容的Envision處理器
    5.4.1  RTL級硬體支持
    5.4.2  物理實現
    5.4.3  測量結果
    5.4.4  Envision V2回顧
  5.5  小結
  參考文獻
第6章  BinarEye：常開的數字及混合信號二值神經網路處理
  6.1  二值神經網路

    6.1.1  簡介
    6.1.2  二值神經網路層
  6.2  二值神經網路應用
  6.3  可編程的輸入到標籤的加速器架構
    6.3.1  256X：基礎的BinaryNet計算架構
    6.3.2  SX：靈活的DVAFS BinaryNet計算架構
  6.4  MSBNN：混合信號的256X實現
    6.4.1  開關電容神經元陣列
    6.4.2  測量結果
    6.4.3  模擬信號通路代價
  6.5  BinarEye：數字的SX實現
    6.5.1  全數字的二值神經元
    6.5.2  物理實現
    6.5.3  測量結果
    6.5.4  BinarEye中的DVAFS
    6.5.5  與最先進水平的對比
  6.6  數字與模擬二值神經網路的實現對比
  6.7  展望與未來工作
  6.8  小結
  參考文獻
第7章  結論、貢獻和未來工作
  7.1  結論
  7.2  未來工作的建議
  參考文獻
索引

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032