幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

Verilog HDL數字系統設計與驗證--乙太網交換機案例分析(電子信息科學與工程類專業規劃教材普通高等教育十三五規劃教材)

  • 作者：編者:喬廬峰//陳慶華|責編:馬嵐
  • 出版社：電子工業
  • ISBN：9787121407741
  • 出版日期：2021/03/01
  • 裝幀：平裝
  • 頁數：231
人民幣：RMB 59 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書將乙太網交換機電路的設計與實現作為完整案例，分別介紹了介質訪問控制（MAC）控制器、數據幀合路電路、MAC幀處理電路、基於哈希散列的查表電路、簡易隊列管理器、基於鏈表的隊列管理器、變長分組的分割與重組電路等通信和網路中常用的電路，並以此為基礎，採用循序漸進、由簡單到複雜的方式，給出了兩個版本的完整乙太網交換機電路。書中所有電路都給出了必要的功能說明、演算法原理和內部結構，以及完整的Verilog硬體描述語言設計代碼和模擬測試代碼。根據需要，書中穿插補充了基於現場可編程門陣列實現時需要考慮的系統時鐘生成、系統設計約束、系統複位設計、環回測試、IP核生成與調用、FPGA在線調試、模塊模擬與系統模擬等具體的工程技術問題。
    本書中的所有代碼都在FPGA開發環境上進行了實際驗證。登錄華信教育資源網（www.hxedu.com.cn）可註冊並免費下載本書代碼。讀者通過模擬分析可學習複雜數字系統的設計，也可以結合FPGA開發板開展數字系統綜合實驗，實現簡易的乙太網交換機。
    本書面向具有一定Verilog HDL語法基礎，著手進行大規模數字系統設計的電子技術、電腦、通信和網路領域的高年級本科生、研究生和已經進入工作崗位的工程技術人員。
作者介紹
編者:喬廬峰//陳慶華|責編:馬嵐
目錄
第1章  複雜數字系統設計概述
  1.1  Verilog HDL與數字系統設計
  1.2  設計流程
  1.3  Top-Down數字系統設計方法簡介
    1.3.1  頂層設計階段
    1.3.2  模塊級規範編寫階段
    1.3.3  模塊級設計階段
    1.3.4  模塊級模擬階段
  1.4  基於Verilog的電路模擬驗證
    1.4.1  數字系統驗證的重要性
    1.4.2  驗證的全面性與代碼覆蓋率分析
    1.4.3  自動測試testbench
  1.5  本書所設計的乙太網交換機
    1.5.1  乙太網技術
    1.5.2  乙太網交換機的基本功能
    1.5.3  本書所設計的乙太網交換機
  1.6  本書在內容組織上的特點
第2章  MAC控制器的設計
  2.1  MAC控制器接收部分的設計
    2.1.1  MII介面中與數據幀接收相關的信號
    2.1.2  mac_r與后級電路的介面隊列
    2.1.3  802.3 CRC-32校驗運算電路
    2.1.4  mac_r電路設計
    2.1.5  mac_r電路模擬驗證代碼設計
  2.2  MAC控制器發送部分的設計
    2.2.1  MII介面中與數據幀發送相關的信號
    2.2.2  mac_t電路設計
  2.3  MAC控制器聯合模擬測試
    2.3.1  數據幀環回模塊
    2.3.2  環回測試電路的頂層設計文件
第3章  乙太網查表電路
  3.1  採用CAM實現的乙太網查表電路
  3.2  利用哈希散列表實現的精確匹配查表電路
    3.2.1  哈希散列演算法簡介
    3.2.2  基於哈希散列的查表電路
第4章  數據幀合路和MAC幀處理電路設計
  4.1  數據幀合路電路
  4.2  MAC幀處理電路
    4.2.1  MAC幀處理電路的設計代碼
    4.2.2  數據幀合路電路與MAC幀處理電路聯合模擬分析
第5章  乙太網交換機版本1
  5.1  簡易隊列管理器的設計
    5.1.1  簡易隊列管理器的Verilog設計代碼
    5.1.2  簡易隊列管理器的模擬分析
  5.2  系統時鐘與系統複位問題
    5.2.1  系統時鐘生成
    5.2.2  典型系統複位電路
  5.3  v1版乙太網交換機的設計與實現
  5.4  v1版乙太網交換機的系統級模擬分析
第6章  乙太網交換機版本1的綜合與實現

  6.1  v1版乙太網交換機的引腳約束
  6.2  時鐘約束設置
  6.3  在線調試工具ChipScope的使用
第7章  基於鏈表的隊列管理器電路
  7.1  switch_pre電路的設計
  7.2  switch_core電路的設計
    7.2.1  共享緩存交換單元框圖及工作流程
    7.2.2  switch_core中的自由指針隊列電路
    7.2.3  switch_core中的隊列控制器
    7.2.4  switch_core電路
  7.3  switch_post電路的設計
  7.4  switch_top電路的設計
第8章  乙太網交換機版本2
  8.1  v2版乙太網交換機的頂層設計代碼
  8.2  v2版乙太網交換機的系統級模擬分析
附錄A  Xilinx公司的可編程邏輯器件簡介
附錄B  ISE14.7使用指南
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032