幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

RISC-Ⅴ處理器與片上系統設計--基於FPGA與雲平台的實驗教程/RISC-Ⅴ晶元系列

  • 作者：編者:陳宏銘//程玉華|責編:劉志紅
  • 出版社：電子工業
  • ISBN：9787121401411
  • 出版日期：2020/12/01
  • 裝幀：平裝
  • 頁數：358
人民幣：RMB 98 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書將線下的FPGA開發板與線上的雲平台結合，可以作為基於開源RISC-Ⅴ處理器的SiFive Freedom E300片上系統，以及E21處理器配合雲平台設計方法的實驗教程，並用Chisel編程的方式與FPGA硬體一起完成國產RT-Thread操作系統驗證的移植。全書包含三大部分內容：首先講述了基於實驗所用Digilent Nexys板級硬體設計平台和Vivado開發工具。其次介紹Verilog HDL、Chisel HCL和一種由國內自主開發的Coffee-HDL這三種硬體描述語言。最後是三種實驗教程的設計與實現方法，包含開源的SiFive Freedom E300片上系統的實驗；以英偉達開源的深度學習硬體架構NVDLA為例，介紹如何在Freedom E300平台上集成Verilog IP的方法及介紹SiFive E21處理器IP的使用方式與國內自主開發雲端SoC開發平台的實驗；移植國內自主開發RT-Thread實時多任務操作系統的原理與應用到SiFive Freedom E300片上系統的實驗。
    本書知識點覆蓋數字邏輯設計，可用作高等院校電腦與電子信息類專業的數字電路、基於RISC-Ⅴ處理器的電腦組成原理相關課程的輔助實驗教材，也可作為晶元設計人員針對FPGA及嵌入式系統軟硬體學習的參考用書。
作者介紹
編者:陳宏銘//程玉華|責編:劉志紅
目錄
第1章  RISC-Ⅴ的歷史和機遇
  1.1  RISC-Ⅴ發明團隊與歷史
    1.1.1  商業公司的指令集架構載浮載沉
    1.1.2  RISC-Ⅴ指令集架構有什麼不同
    1.1.3  RISC-Ⅴ發展史及其標誌性事件
  1.2  RISC-Ⅴ基金會成長的歷史
    1.2.1  RISC-Ⅴ基金會的成員介紹
    1.2.2  RISC-Ⅴ基金會推動20個重點領域的技術
    1.2.3  RISC-Ⅴ基金會標準制定過程及工作群組機制
    1.2.4  RISC-Ⅴ國際協會的誕生
  1.3  RISC-Ⅴ的生態系統
    1.3.1  RISC-Ⅴ的開發板和生態系統
    1.3.2  部分RISC-Ⅴ社區生態的支持廠商
    1.3.3  晶元設計業界的RISC-Ⅴ產品進展
  1.4  SiFive研發團隊技術沿革
    1.4.1  Rocket Chip SoC生成器
    1.4.2  使用Chisel語言編寫Rocket Chip生成器
    1.4.3  Rocket標量處理器
    1.4.4  SiFive強力推動RISC-Ⅴ生態發展
第2章  RISC-Ⅴ指令集體系架構介紹
  2.1  引言
  2.2  RISC-Ⅴ架構特性
    2.2.1  簡潔性
    2.2.2  模塊化
  2.3  指令格式
    2.3.1  指令長度編碼
    2.3.2  指令格式
  2.4  寄存器列表
    2.4.1  通用寄存器
    2.4.2  控制和狀態寄存器
    2.4.3  程序計數器
  2.5  地址空間與定址模式
    2.5.1  地址空間
    2.5.2  小端格式
    2.5.3  定址模式
  2.6  內存模型
  2.7  特權模式
  2.8  中斷和異常
    2.8.1  中斷和異常概述
    2.8.2  RISC-Ⅴ機器模式下的中斷架構
    2.8.3  機器模式下中斷和異常的處理過程
  2.9  調試規範
  2.10  RISC-Ⅴ未來的擴展子集
    2.10.1  B標準擴展：位操作
    2.10.2  H特權態架構擴展：支持管理程序（Hypervisor）
    2.10.3  J標準擴展：動態翻譯語言
    2.10.4  L標準擴展：十進位浮點
    2.10.5  N標準擴展：用戶態中斷
    2.10.6  P標準擴展：封裝的單指令多數據（Packed-SIMD）指令
    2.10.7  Q標準擴展：四精度浮點

    2.10.8  V標準擴展：基本矢量擴展
  2.11  RISC-Ⅴ指令列表
    2.11.1  I指令子集
    2.11.2  M指令子集
    2.11.3  A指令子集
    2.11.4  F指令子集
    2.11.5  D指令子集
    2.11.6  C指令子集
第3章  現場可編程邏輯門陣列（FPGA）設計流程
  3.1  Xilinx FPGA概述與設計流程
    3.1.1  Xilinx FPGA的基本結構
    3.1.2  Diligent Nexys A7 FPGA開發平台介紹
    3.1.3  FPGA的設計流程
  3.2  Xilinx Vivado集成環境安裝與開發流程
    3.2.1  Vivado集成環境的安裝
    3.2.2  Vivado集成環境的開發流程
第4章  SiFive Freedom E300 SoC的原理與實驗
  4.1  Verilog HDL語言簡介
    4.1.1  數據類型
    4.1.2  數據表示
    4.1.3  運算符及表達式
    4.1.4  Verilog HDL常用語法
    4.1.5  系統函數和任務
    4.1.6  Verilog HDL語言規範
    4.1.7  用於Verilog HDL設計的Xilinx 7系列FPGA原語使用方法
    4.1.8  小結
  4.2  Chisel HCL語言簡介
    4.2.1  環境安裝
    4.2.2  Scala編程語言快訓
    4.2.3  Chisel硬體構造語言快訓
    4.2.4  小結
  4.3  SiFive Freedom E300平台架構介紹
    4.3.1  E31 RISC-Ⅴ內核概述
    4.3.2  中斷架構
    4.3.3  內核本地中斷器（CLINT）
    4.3.4  調試支持
    4.3.5  SiFive TileLink匯流排介紹
  4.4  SiFive Freedom E300在Nexys A7上的開發流程
    4.4.1  SiFive Freedom SoC生成器簡介
    4.4.2  Verilog IP集成方法與開發流程
    4.4.3  Freedom E300在Nexys A7上的開發流程
第5章  SiFive E21處理器和SoC設計雲平台的原理與實驗
  5.1  SiFive E21處理器
    5.1.1  縮略語和術語列表
    5.1.2  E21 RISC-Ⅴ內核概述
    5.1.3  內存映射
    5.1.4  中斷架構
    5.1.5  內核本地中斷器
    5.1.6  調試支持
    5.1.7  使用E21內核評估套件

  5.2  Coffee-HDL語言簡介
    5.2.1  開發Coffee-HDL語言的動機
    5.2.2  文件和模塊
    5.2.3  語言要素
    5.2.4  數據類型
    5.2.5  操作符
    5.2.6  位選擇和部分選擇
    5.2.7  表達式
    5.2.8  語句
    5.2.9  函數
    5.2.10  LRU演算法模塊設計示例
    5.2.11  E21_SOC_FPGA集成模塊設計示例
  5.3  ezchip SoC在線設計雲平台
    5.3.1  IC Studio主界面布局
    5.3.2  IC Studio的使用
    5.3.3  ezchip可配置制模塊
    5.3.4  生成代碼
    5.3.5  基於SiFive E21處理器的SoC設計實驗
    5.3.6  基於SiFive E21處理器的FPGA驗證實驗
第6章  RT-Thread實時多任務操作系統的原理與應用
  6.1  SiFive Freedom Studio集成開發調試環境安裝與介紹
    6.1.1  Freedom Studio簡介與安裝
    6.1.2  啟動Freedom Studio
    6.1.3  創建sifive-welcome項目
    6.1.4  配置sifive-welcome項目
    6.1.5  編譯sifive-welcome項目
    6.1.6  運行sifive-welcome項目
    6.1.7  調試程序
  6.2  移植RT-Thread實時多任務操作系統的原理
    6.2.1  嵌入式操作系統概述
    6.2.2  RT-Thread實時多任務操作系統介紹
    6.2.3  RT-Thread的底層結構與移植
  6.3  RT-Tread的UART驅動結構分析、移植及應用
    6.3.1  RT-Tread外設驅動
    6.3.2  UART驅動結構分析
    6.3.3  UART的移植與應用
  6.4  完成RT-Thread實時操作系統的編譯與運行
    6.4.1  工具準備
    6.4.2  修改路徑與代碼
    6.4.3  文件編譯
    6.4.4  文件燒錄
附錄A  虛擬機與Ubuntu Linux操作系統的安裝
  A.1  虛擬機的安裝
    A.1.1  虛擬機簡介
    A.1.2  VMware安裝（以VMware15版本為例）
  A.2  Ubuntu Linux操作系統安裝
    A.2.1  Ubuntu簡介
    A.2.2  Ubuntu虛擬機的下載和安裝
    A.2.3  虛擬機信息
附錄B  基於Nexys A7貪吃蛇遊戲的設計與實現

  B.1  硬體設備概述
  B.2  設計要求
  B.3  硬體設計
  B.4  任務設計
    B.4.1  程序結構
    B.4.2  任務的數據結構設計
    B.4.3  全局變數的使用
    B.4.4  狀態機的使用
  B.5  程序設計詳解
    B.5.1  top模塊的使用
    B.5.2  display模塊的使用
    B.5.3  snake模塊的使用
    B.5.4  fsm模塊的使用
    B.5.5  turn模塊的使用
    B.5.6  apple模塊的使用
    B.5.7  score模塊的使用
  B.6  測試數據
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032