幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

CPU設計實踐教程--從數字電路到電腦組成(*高等學校電腦類專業教學指導委員會*教材)

  • 作者：編者:楊全勝//錢瑛//任國林//王曉蔚//吳強|責編:付弘宇
  • 出版社：清華大學
  • ISBN：9787302548195
  • 出版日期：2020/10/01
  • 裝幀：平裝
  • 頁數：323
人民幣：RMB 59 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書以設計能運行31條MIPS指令的單周期和多周期Minisys-1 CPU為目標，力求做到課程實踐的貫通性，將與CPU設計相關的「數字邏輯電路實驗」、「電腦組成原理實驗」和「電腦組成課程設計」三門實踐課的內容連通，做到自底向上，層層遞進，逐步完善。讀者通過本書的學習，不僅能夠設計電腦系統的基本器件，如寄存器、移位器、計數器等，也能設計電腦硬體的基本部件，如運算器、存儲器、控制器等，並進一步通過多個關聯的實驗，最終設計出單周期和多周期的Minisys-1 CPU。通過本書，讀者還可以學會硬體描述語言Verilog HDL，以及31條指令的Minisys-1彙編語言程序設計。
    本書可作為高等院校電腦專業「數字邏輯電路實驗」、「電腦組成原理實驗」和「電腦組成課程設計」三門實踐類課程的教材，對從事相關工作的工程技術人員也具有較高的參考價值。
作者介紹
編者:楊全勝//錢瑛//任國林//王曉蔚//吳強|責編:付弘宇
目錄
第1章  概述
  1.1  電腦系統概述
    1.1.1  電腦系統層次
    1.1.2  電腦硬體的基礎部件
    1.1.3  電腦系統組成
    1.1.4  電腦存儲結構類型
    1.1.5  電腦指令集類型
    1.1.6  單周期、多周期和流水線處理器
    1.1.7  思考與拓展
  1.2  EDA工具及其運用
    1.2.1  EDA工具的分類
    1.2.2  EDA技術的運用
    1.2.3  思考與拓展
第2章  Minisys實驗板介紹
  2.1  Minisys實驗板概述
    2.1.1  主晶元XC7A100T關鍵資源
    2.1.2  Minisys實驗板資源
  2.2  Minisys板上存儲器
    2.2.1  DDR3 SDRAM
    2.2.2  SRAM
    2.2.3  Flash Memory
  2.3  時鐘
  2.4  基本I/O設備
    2.4.1  撥碼開關與LED燈
    2.4.2  按鍵開關
    2.4.3  4×4矩陣鍵盤
    2.4.4  7段數碼管
    2.4.5  VGA模塊
    2.4.6  蜂鳴器
    2.4.7  麥克風
    2.4.8  思考與拓展
第3章  Verilog HDL語言基礎
  3.1  Verilog HDL設計初步
    3.1.1  Verilog HDL設計流程簡介
    3.1.2  Verilog HDL語言與C語言的比較
    3.1.3  基本的Verilog HDL模塊
  3.2  Verilog HDL語言要素
    3.2.1  詞法
    3.2.2  數據類型
    3.2.3  寄存器和存儲器
  3.3  Verilog HDL的描述風格
    3.3.1  結構描述方式
    3.3.2  數據流描述方式
    3.3.3  行為描述方式
  3.4  Verilog HDL的行為語句
    3.4.1  結構說明語句
    3.4.2  塊語句
    3.4.3  賦值語句
    3.4.4  條件分支語句
    3.4.5  循環控制語句

    3.4.6  編譯預處理語句
    3.4.7  思考與拓展
  3.5  有限狀態機
    3.5.1  有限狀態機的基本概念
    3.5.2  用Verilog HDL語言設計有限狀態機
第4章  數字邏輯電路實驗
  4.1  Vivado工具與Verilog HDL語言的使用
    4.1.1  撥碼開關與LED燈——熟悉Vivado和實驗台
    4.1.2  可配置輸入埠數和數據寬度的「與門」IP核設計
    4.1.3  多種基本門電路的IP核設計
    4.1.4  74系列基本邏輯門電路晶元的設計
  4.2  多路選擇器的設計與IP核封裝
    4.2.1  1位2選1多路選擇器——使用IP核
    4.2.2  可配置輸入埠數和數據位寬的多選1多路選擇器——IP核設計
    4.2.3  8選1多路選擇器74151晶元的設計
    4.2.4  32位多路選擇器的設計
  4.3  解碼器、比較器和編碼器的設計
    4.3.1  74138解碼器的設計
    4.3.2  74682比較器的設計
    4.3.3  優先編碼器的設計
  4.4  加法器的設計
  4.5  鎖存器和觸發器的設計
    4.5.1  同步RS觸發器設計
    4.5.2  非同步清零和置1的D觸發器設計
  4.6  寄存器文件的設計
    4.6.1  帶有非同步清零和wen使能端的D觸發器的設計
    4.6.2  8位寄存器的設計
    4.6.3  寄存器文件的設計
  4.7  分頻器、計數器和脈衝寬度調製器的設計
    4.7.1  分頻器的設計
    4.7.2  計數器的設計
    4.7.3  帶模計數器的設計
    4.7.4  脈衝寬度調製器的設計
  4.8  8位7段數碼管控制的設計
    4.8.1  1位7段數碼管控制器的設計
    4.8.2  8位7段數碼管控制器的設計
    4.8.3  六十進位數字時鐘的設計
  4.9  移位寄存器的設計
    4.9.1  4位移位器的設計
    4.9.2  並轉串輸出模塊的設計
    4.9.3  8位桶形移位器的設計
    4.9.4  32位桶形移位器的設計
  4.10  狀態機的設計
    4.10.1  摩爾狀態機檢測「1101」序列
    4.10.2  米里狀態機檢測「1101」序列
  4.11  綜合實驗：一個邏輯電路小系統的設計
第5章  電腦組成部件實驗
  5.1  加減法器的設計
    5.1.1  可變位寬的加減法器IP核的設計
    5.1.2  8位加減法器的設計

  5.2  乘法器的設計
    5.2.1  無符號數乘法器的設計
    5.2.2  有符號數乘法器的設計
    5.2.3  利用Vivado自帶的乘法器IP核進行乘法器的設計
  5.3  除法器的設計
    5.3.1  無符號數除法器的設計
    5.3.2  有符號數除法器的設計
  5.4  運算器的設計
    5.4.1  8位運算器的設計
    5.4.2  用Block Design設計8位運算器
  5.5  存儲器的擴展
    5.5.1  使用IP核和存儲器位擴展技術設計存儲器
    5.5.2  使用IP核和存儲器字擴展技術設計存儲器
第6章  Minisys-1單周期CPU的設計
  6.1  CPU的結構與工作原理
    6.1.1  CPU的功能與結構
    6.1.2  CPU的工作原理
  6.2  CPU的設計流程
    6.2.1  分析指令系統
    6.2.2  確定CPU結構的參數
    6.2.3  設計數據通路
    6.2.4  設計解碼單元和控制單元
  6.3  目標系統Minisys-1概述
  6.4  Minisys-1的寄存器和指令系統
    6.4.1  Minisys-1的寄存器組
    6.4.2  Minisys-1的指令系統概述
    6.4.3  Minisys-1指令集詳解
  6.5  Minisys-1單周期CPU設計
    6.5.1  預備知識
    6.5.2  Minisys-1數據通路的設計
    6.5.3  創建Minisys項目
    6.5.4  Minisys-1控制單元的設計
    6.5.5  Minisys-1時鐘的設計
    6.5.6  Minisys-1程序ROM單元的設計
    6.5.7  Minisys-1取指單元的設計
    6.5.8  Minisys-1解碼單元的設計
    6.5.9  Minisys-1執行單元的設計
    6.5.10  Minisys-1存儲單元的設計
  6.6  Minisys-1 CPU的簡單介面的設計
    6.6.1  為Minisys-1加I/O功能
    6.6.2  24位LED的設計
    6.6.3  24位撥碼開關的設計
    6.6.4  思考與拓展
  6.7  Minisys-1 CPU的頂層設計與下載
    6.7.1  頂層文件的設計
    6.7.2  頂層文件的模擬
    6.7.3  整體項目的下板驗證
第7章  Minisys-1彙編語言程序設計
  7.1  Minisys-1彙編語言
    7.1.1  指令的彙編語句格式

    7.1.2  彙編偽指令
    7.1.3  彙編程序結構
  7.2  Minisys-1彙編程序設計
    7.2.1  程序常見功能的Minisys-1彙編語言實現
    7.2.2  Minisys-1彙編練習
第8章  多周期Minisys-1 CPU的設計
  8.1  多周期CPU的基本結構
    8.1.1  多周期CPU的基本思想
    8.1.2  多周期CPU的基本結構
  8.2  多周期CPU的設計
    8.2.1  數據通路修改
    8.2.2  多周期Minisys-1狀態機設計
    8.2.3  相關部件的修改
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032