幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

現代VLSI器件基礎(第2版)/集成電路系列叢書

  • 作者：(美)陶元//甯德雄|責編:錢維揚|譯者:黃如//王潤聲//黎明//蔡一茂//謝倩等
  • 出版社：電子工業
  • ISBN：9787121380730
  • 出版日期：2020/06/01
  • 裝幀：平裝
  • 頁數：484
人民幣：RMB 128 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書旨在深度剖析影響現代VLSI器件性能的主要因素。本書首先分析了VLSI器件的基本器件物理，這對於單個器件的參數設計是非常有幫助的；然後本書從基礎電路層面分析了器件參數對現代小尺寸VLSI器件性能的影響。本書用大量篇幅對現代CM0S器件、雙極器件參數之間的相互影響和器件參數的折中設計進行了深度分析和討論。
    本書內容詳細，基礎知識豐富，可作為微電子專業研究生和高年級本科生的教材。本書涵蓋了CMOS器件和雙極器件、電路相關的基本物理原理知識，因此，對於電子工程師和對電路設計感興趣的讀者來說，本書也具有非常好的參考價值。
作者介紹
(美)陶元//甯德雄|責編:錢維揚|譯者:黃如//王潤聲//黎明//蔡一茂//謝倩等
目錄
第1章  引言
  1.1  VLSI器件技術的發展史
    1.1.1  歷史回顧
    1.1.2  最新進展
  1.2  現代VLSI器件
    1.2.1  現代CMOS晶體管
    1.2.2  現代雙極晶體管
  1.3  本書內容簡介
第2章  基本器件物理
  2.1  硅中的電子和空穴
    2.1.1  硅的能帶
    2.1.2  n型硅和p型硅
    2.1.3  硅中的載流子輸運
    2.1.4  VLSI器件工作中的幾個基本方程
  2.2  p-n 結
    2.2.1  p-n二極體的能帶圖
    2.2.2  突變結
    2.2.3  二極體方程
    2.2.4  I-V特性
    2.2.5  時間依賴性和開關特性
    2.2.6  擴散電容
  2.3  MOS電容
    2.3.1  表面勢：積累、耗盡與反型
    2.3.2  硅中的靜電勢和電荷分佈
    2.3.3  MOS電容的定義和特性
    2.3.4  多晶硅柵功函數和耗盡效應
    2.3.5  非平衡狀態下的MOS電容和柵控二極體
    2.3.6  二氧化硅層和硅-氧化層界面電荷
    2.3.7  氧化層電荷和界面陷阱對器件特性的影響
  2.4  金屬-硅接觸
    2.4.1  肖特基勢壘二極體的靜態特性
    2.4.2  肖特基勢壘二極體的電流輸運
    2.4.3  肖特基勢壘二極體的I-V特性
    2.4.4  歐姆接觸
  2.5  高場效應
    2.5.1  碰撞電離和雪崩擊穿
    2.5.2  帶帶隧穿
    2.5.3  通過SiO2的隧穿
    2.5.4  熱載流子由Si注入SiO2
    2.5.5  柵控二極體中的高場效應
    2.5.6  介質擊穿
  習題
第3章  MOSFET器件
  3.1  長溝道MOSFET
    3.1.1  漏電流模型
    3.1.2  MOSFET的I-V特性
    3.1.3  亞閾特性
    3.1.4  襯底偏壓和溫度對閾值電壓的影響
    3.1.5  MOSFET溝道遷移率
    3.1.6  MOSFET電容和反型層電容效應

  3.2  短溝道MOSFET
    3.2.1  短溝道效應
    3.2.2  速度飽和和高場輸運
    3.2.3  溝道長度調製
    3.2.4  源-漏串聯電阻
    3.2.5  MOSFET退化和高電場下的擊穿
  習題
第4章  CMOS器件設計
  4.1  MOSFET的按比例縮小
    4.1.1  恆定電場按比例縮小
    4.1.2  一般化按比例縮小
    4.1.3  不可縮小效應（Nonscaling Effect）
  4.2  閾值電壓
    4.2.1  閾值電壓的要求
    4.2.2  溝道摻雜分佈設計
    4.2.3  非均勻摻雜
    4.2.4  量子效應對閾值電壓的影響
    4.2.5  離散雜質對閾值電壓的影響
  4.3  溝道長度
    4.3.1  溝道長度的不同定義
    4.3.2  有效溝道長度的提取方法
    4.3.3  有效溝道長度的物理意義
  習題
第5章  CMOS性能因子
  5.1  CMOS電路基本模塊
    5.1.1  CMOS反相器
    5.1.2  CMOS的「與非門」和「或非門」
    5.1.3  反相器和NAND結構的版圖
  5.2  寄生元件
    5.2.1  源-漏電阻
    5.2.2  寄生電容
    5.2.3  柵電阻
    5.2.4  互連線電容和電阻
  5.3  器件參數對CMOS延遲的影響
    5.3.1  傳播延遲和延遲的表達式
    5.3.2  溝寬、溝長和柵氧化層厚度對CMOS延遲的影響
    5.3.3  電源電壓和閾值電壓對CMOS延遲的影響
    5.3.4  寄生電阻和電容對CMOS延遲的影響
    5.3.5  二輸入NAND結構電路的延遲和體效應
  5.4  其他 CMOS器件的性能因子
    5.4.1  射頻電路中的MOSFET
    5.4.2  器件輸運特性對CMOS性能的影響
    5.4.3  低溫CMOS器件
  習題
第6章  雙極器件
  6.1  n-p-n雙極晶體管
    6.1.1  雙極晶體管的基本工作原理
    6.1.2  修正簡單的二極體理論來描述雙極晶體管
  6.2  理想的I-V特性
    6.2.1  集電極電流

    6.2.2  基極電流
    6.2.3  電流增益
    6.2.4  理想的IC-VCE特性
  6.3  典型n-p-n雙極晶體管的特性
    6.3.1  發射區和基區串聯電阻效應
    6.3.2  基區-集電區電壓對集電極電流的影響
    6.3.3  大電流下的集電極電流下降
    6.3.4  小電流下的非理想基極電流
  6.4  雙極器件的等效電路模型和時變分析
    6.4.1  基本直流模型
    6.4.2  基本交流模型
    6.4.3  小信號等效電路模型
    6.4.4  發射區擴散電容
    6.4.5  電荷控制分析
  6.5  擊穿電壓
    6.5.1  存在基區-集電區結雪崩倍增效應時的共基極電流增益
    6.5.2  晶體管中的飽和電流
    6.5.3  BVCEO和BVCBO的關係
  習題
第7章  雙極器件設計
  7.1  發射區的設計
    7.1.1  擴散或注入加擴散的發射區
    7.1.2  多晶硅發射區
  7.2  基區的設計
    7.2.1  基區方塊電阻率與集電極電流密度之間的關係
    7.2.2  內基區摻雜分佈
    7.2.3  准中性內基區中的電場
    7.2.4  基區渡越時間
  7.3  集電區的設計
    7.3.1  基區展寬效應可忽略時的集電區設計
    7.3.2  基區展寬效應十分顯著時的集電區設計
  7.4  SiGe基雙極晶體管
    7.4.1  具有簡單線性梯度漸變帶隙的晶體管
    7.4.2  發射區中存在鍺時的基極電流
    7.4.3  基區具有梯形鍺分佈的晶體管
    7.4.4  包含常數基區鍺分佈的晶體管
    7.4.5  發射區深度對器件特性的影響
    7.4.6  一些最優的鍺分佈
    7.4.7  通過VBE來調製基區寬度
    7.4.8  反向工作模式的I-V特性
    7.4.9  SiGe基雙極晶體管的異質結特性
  7.5  現代雙極晶體管結構
    7.5.1  深溝槽隔離
    7.5.2  多晶硅發射區
    7.5.3  自對準多晶硅基極接觸
    7.5.4  基底集電區
    7.5.5  SiGe基極
  習題
第8章  雙極器件性能因子
  8.1  雙極晶體管的品質因數

    8.1.1  截止頻率
    8.1.2  最大振蕩頻率
    8.1.3  環形振蕩器和門延遲
  8.2  數字雙極電路
    8.2.1  邏輯門中的延遲分量
    8.2.2  數字電路中的器件結構和版圖
  8.3  數字電路中雙極器件的優化
    8.3.1  數字電路的設計點
    8.3.2  基區展寬效應顯著時的器件優化
    8.3.3  基區展寬效應可忽略時的器件優化
    8.3.4  減小功率-延遲積的器件優化
    8.3.5  從一些數據分析得出的雙極器件優化
  8.4  ECL 電路中雙極器件的尺寸縮小
    8.4.1  器件尺寸縮小的規則
    8.4.2  ECL電路中雙極晶體管尺寸縮小的限制
  8.5  射頻（RF）和模擬電路中雙極器件的優化和尺寸縮小
    8.5.1  單晶體管放大器
    8.5.2  各項參數的優化
    8.5.3  RF和模擬雙極器件技術
    8.5.4  RF和模擬電路應用中雙極晶體管尺寸縮小的限制
  8.6  SiGe基雙極晶體管和GaAs HBT的比較
  習題
第9章  存儲器
  9.1  CMOS靜態隨機存儲器（CMOS SRAM）
    9.1.1  CMOS SRAM單元
    9.1.2  其他雙穩態MOSFET靜態隨機存儲單元
    9.1.3  雙極靜態隨機存儲單元
  9.2  動態隨機存儲器（DRAM）
    9.2.1  基本DRAM單元及其操作
    9.2.2  DRAM單元的器件設計和尺寸縮小問題
  9.3  非易失性存儲器
    9.3.1  MOSFET非易失性存儲器
    9.3.2  快閃記憶體陣列
    9.3.3  浮柵非易失性存儲器
    9.3.4  電荷存儲在柵絕緣體中的非易失性存儲器
  習題
第10章  SOI器件
  10.1  SOI CMOS
    10.1.1  部分耗盡型SOI MOSFET
    10.1.2  全耗盡型SOI MOSFET
  10.2  薄硅SOI雙極器件
    10.2.1  集電區全耗盡模式
    10.2.2  集電區部分耗盡模式
    10.2.3  集電區積累模式
    10.2.4  討論
  10.3  雙柵MOSFET（DG MOSFET）
    10.3.1  對稱DG MOSFET的漏電流分析模型
    10.3.2  DG MOSFET的柵尺寸縮小
    10.3.3  製作DG MOSFET的要求和挑戰
    10.3.4  多柵MOSFET

  習題
附錄A  CMOS工藝流程
附錄B  現代n-p-n雙極晶體管的製造工藝
附錄C  愛因斯坦方程
  C.1  漂移
  C.2  擴散
附錄D  准費米勢的空間變化
  D.1  少子准費米勢的空間變化
  D.2  空間電荷區准費米勢的變化
附錄E  產生-複合過程和空間電荷區電流
  E.1  陷阱中心的捕獲和發射
  E.2  穩態陷阱中心佔據分析
  E.3  凈複合率
  E.4  有效產生-複合中心
  E.5  少子壽命
  E.6  耗盡區產生率
  E.7  空間電荷區凈複合率
  E.8  由空間電荷區產生的產生-複合電流
附錄F  p-n二極體的擴散電容
  F.1  小信號電子和空穴電流分量
  F.2  小信號基極電流
  F.3  低頻擴散電容
  F.4  高頻擴散電容
附錄G  鏡像力導致的勢壘降低
  習題
附錄H  電子激發和空穴激發的雪崩擊穿
附錄I  亞閾區短溝道效應的解析解
  I.1  定義簡化的邊界條件
  I.2  解方程的方法
  I.3  短溝道閾值電壓
  I.4  短溝道亞閾值斜率和襯底敏感度
  I.5  極端倒梯度型摻雜MOSFET
附錄J  通用的MOSFET特徵長度模型
  J.1  二區特徵長度方程
  J.2  三區特徵長度方程
  J.3  分段特徵函數的正交性
附錄K  彈道MOSFET的漏極電流模型
  K.1  彈道MOSFET中的源-漏電流
  K.2  一子帶近似
附錄L  弱反型層中的量子力學解
  L.1  二維態密度
  L.2  量子力學反型電荷密度
  L.3  三維連續情況下低電場中的量子力學解集合
附錄M  二埠網路的功率增益
附錄N  MOSFET晶體管的單位增益頻率
  N.1  單位電流增益頻率
  N.2  單位功率增益頻率
附錄O  發射區電阻和基區串聯電阻的測定
  O.1  發射區串聯電阻值恆定，與VBE無關的情況
  O.2  發射區串聯電阻是VBE的函數的情況

  O.3  基區串聯電阻的直接測量
  O.4  基區電阻對VBE的依賴關係
附錄P  內基區電阻
  P.1  電流擁擠效應可忽略的情況
  P.2  其他發射極結構
  P.3  發射極電流擁擠效應的估計
附錄Q  Si-SiGe n-p型二極體能帶圖
附錄R  雙極晶體管的截止頻率和最高振蕩頻率
  R.1  截止頻率（電流增益為1）
  R.2  最高振蕩頻率（功率增益為1）
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032