幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

數字調製解調技術的MATLAB與FPGA實現(Altera\Verilog版第2版)

  • 作者：編者:杜勇|責編:田宏峰
  • 出版社：電子工業
  • ISBN：9787121386435
  • 出版日期：2020/03/01
  • 裝幀：平裝
  • 頁數：404
人民幣：RMB 128 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書以Altera公司的FPGA為開發平台，以MATLAB及Verilog HDL為開發工具，詳細闡述數字調製解調技術的FPGA實現原理、結構、方法和模擬測試過程，並通過大量工程實例分析FPGA實現過程中的具體技術細節。主要內容包括FPGA實現數字信號處理基礎、ASK調製解調、PSK調製解調、FSK調製解調、OAM調製解調以及擴頻通信等。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，追求對工程實踐的指導性，力求使讀者在較短的時間內掌握數字調製解調技術的FPGA設計的知識和技能。
    作者精心設計了與本書配套的FPGA開發板，詳細講解了工程實例的板載測試步驟及方法，形成了從理論到實踐的完整學習過程，可以有效加深讀者對調製解調技術的理解。本書的配套資料收錄了完整的MATLAB及Verilog HDL代碼，讀者可登錄華信教育資源網（www.hxedu.com.cn）免費註冊後下載。
    本書適合數字通信和數字信號處理領域的設計工程師、科研人員，以及相關專業的研究生、高年級本科生使用。
作者介紹
編者:杜勇|責編:田宏峰
    杜勇，四川省廣安市人，高級工程師、副教授，現任教於四川工商學院，居住于成都。1999年于湖南大學獲電子工程專業學士學位，2005年於國防科技大學獲信息與通信工程專業碩士學位。發表學術論文十余篇，出版《數字濾波器的MATLAB與FPGA實現》《數字通信同步技術的MATLAB與FPGA實現》《數字調製解調技術的MATLAB與FPGA實現》《鎖相環技術原理及FPGA實現》等多部著作。     大學畢業后在酒泉衛星發射中心從事航天測控工作，參與和見證了祖國航天事業的飛速發展，近距離體會到「大漠孤煙直、長河落日圓」的壯觀景色。金秋燦爛絢麗的胡楊，初夏潺潺流淌的河水，永遠印刻在腦海里。     退伍回到成都后，先後在多家企業從事FPGA技術相關的研發工作。2018年回到大學校園，主要講授「數字信號處理」「FPGA技術及應用」「FPGA高級設計及應用」「FPGA數字信號處理設計」「FPGA綜合實訓」等課程，專註于教學及FPGA技術的推廣應用。     人生四十余載，大學畢業已二十余年。常自豪于自己退伍軍人、電子工程師、高校教師的身份，且電子工程師的身份伴隨了整個工作經歷。或許熱愛不需要理由，從讀研時初次接觸到FPGA技術起，就被其深深吸引，長期揣摩研習，樂此不疲。
目錄
第1章  數字通信及FPGA概述
  1.1  數字通信系統概述
    1.1.1  數字通信的一般處理流程
    1.1.2  本書討論的通信系統模型
    1.1.3  數字通信的特點及優勢
    1.1.4  數字通信的發展概述
  1.2  數字通信中的幾個基本概念
    1.2.1  與頻譜相關的概念
    1.2.2  帶寬的定義
    1.2.3  採樣與頻譜搬移
    1.2.4  雜訊與信噪比
  1.3  FPGA的基礎知識
    1.3.1  從晶體管到FPGA
    1.3.2  FPGA的發展趨勢
    1.3.3  FPGA的組成結構
    1.3.4  FPGA的工作原理
  1.4  FPGA與其他處理平台的比較
    1.4.1  ASIC、DSP及ARM的特點
    1.4.2  FPGA的特點及優勢
  1.5  Altera公司FPGA簡介
  1.6  FPGA開發板CRD500
    1.6.1  CRD500簡介
    1.6.2  CRD500典型應用
  1.7  小結
  參考文獻
第2章  設計語言及環境介紹
  2.1  HDL簡介
    2.1.1  HDL的特點及優勢
    2.1.2  選擇VHDL還是Verilog HDL
  2.2  Verilog HDL基礎
    2.2.1  Verilog HDL的特點
    2.2.2  Verilog HDL程序結構
  2.3  FPGA開發工具及設計流程
    2.3.1  Quartus II開發軟體
    2.3.2  ModelSim模擬軟體
    2.3.3  FPGA設計流程
  2.4  MATLAB軟體
    2.4.1  MATLAB簡介、工作界面和優勢
    2.4.2  MATLAB中常用的信號處理函數
  2.5  MATLAB與Quartus II的數據交換
  2.6  小結
  參考文獻
第3章  FPGA實現數字信號處理基礎
  3.1  FPGA中數的表示
    3.1.1  萊布尼茲與二進位
    3.1.2  定點數表示
    3.1.3  浮點數表示
  3.2  FPGA中數的運算
    3.2.1  加、減法運算
    3.2.2  乘法運算

    3.2.3  除法運算
    3.2.4  有效數據位的計算
  3.3  有限字長效應
    3.3.1  有限字長效應的產生原因
    3.3.2  A/D轉換的有限字長效應
    3.3.3  系統運算中的有限字長效應
  3.4  FPGA中的常用處理模塊
    3.4.1  加法器模塊
    3.4.2  乘法器模塊
    3.4.3  除法器模塊
    3.4.4  浮點數運算模塊
  3.5  小結
  參考文獻
第4章  濾波器的MATLAB與FPGA實現
  4.1  濾波器概述
    4.1.1  濾波器的分類
    4.1.2  濾波器的特徵參數
  4.2  FIR濾波器與IIR濾波器的原理
    4.2.1  FIR濾波器原理
    4.2.2  IIR濾波器原理
    4.2.3  IIR濾波器與FIR濾波器的比較
  4.3  FIR濾波器的MATLAB設計
    4.3.1  利用fir1函數設計FIR濾波器
    4.3.2  利用kaiserord函數設計FIR濾波器
    4.3.3  利用fir2函數設計FIR濾波器
    4.3.4  利用firpm函數設計FIR濾波器
  4.4  IIR濾波器的MATLAB設計
    4.4.1  利用butter函數設計IIR濾波器
    4.4.2  利用cheby1函數設計IIR濾波器
    4.4.3  利用cheby2函數設計IIR濾波器
    4.4.4  利用ellip函數設計IIR濾波器
    4.4.5  利用yulewalk函數設計IIR濾波器
    4.4.6  幾種濾波器設計函數的比較
  4.5  FIR濾波器的FPGA實現
    4.5.1  FIR濾波器的實現結構
    4.5.2  採用IP核實現FIR濾波器
    4.5.3  MATLAB模擬測試數據
    4.5.4  模擬測試Verilog HDL的設計
    4.5.5  FPGA實現后的模擬測試
  4.6  IIR濾波器的FPGA實現
    4.6.1  IIR濾波器的結構形式
    4.6.2  級聯型結構IIR濾波器的係數量化
    4.6.3  級聯型結構IIR濾波器的FPGA實現
    4.6.4  FPGA實現后的模擬測試
  4.7  IIR濾波器的板載測試
    4.7.1  硬體介面電路
    4.7.2  板載測試程序
    4.7.3  板載測試驗證
  4.8  小結
  參考文獻

第5章  ASK調製解調技術的FPGA實現
  5.1  ASK調製解調原理
    5.1.1  ASK信號的產生
    5.1.2  ASK信號的解調
    5.1.3  ASK解調的性能
    5.1.4  多進位振幅調製
  5.2  ASK信號的MATLAB模擬
  5.3  ASK信號的FPGA實現
    5.3.1  FPGA實現模型及參數說明
    5.3.2  ASK信號的Verilog HDL設計
    5.3.3  FPGA實現ASK信號后的模擬測試
  5.4  非相干解調法的MATLAB模擬
  5.5  非相干解調法的FPGA實現
    5.5.1  非相干解調法的FPGA實現模型及參數說明
    5.5.2  非相干解調法的Verilog HDL設計
    5.5.3  FPGA實現非相干解調法后的模擬測試
  5.6  符號判決門限的FPGA實現
    5.6.1  確定ASK解調信號的判決門限
    5.6.2  判決門限模塊的Verilog HDL實現
    5.6.3  FPGA實現判決門限模塊后的模擬測試
  5.7  位同步技術的FPGA實現
    5.7.1  位同步技術的工作原理
    5.7.2  位同步模塊的Verilog HDL實現
    5.7.3  雙相時鐘信號的Verilog HDL實現
    5.7.4  微分鑒相模塊的Verilog HDL實現
    5.7.5  單穩態觸發器的Verilog HDL實現
    5.7.6  控制分頻模塊的Verilog HDL實現
    5.7.7  FPGA實現及模擬測試
  5.8  ASK信號解調系統的FPGA實現及模擬
    5.8.1  解調系統的Verilog HDL實現
    5.8.2  完整系統的模擬測試
  5.9  ASK調製解調系統的板載測試
    5.9.1  硬體介面電路
    5.9.2  板載測試程序
    5.9.3  板載測試驗證
  5.10  小結
  參考文獻
第6章  FSK調製解調技術的FPGA實現
第7章  PSK調製解調技術的FPGA實現
第8章  QAM調製解調技術的FPGA實現
第9章  擴頻調製解調技術的FPGA實現

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032