幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

EDA技術與Verilog HDL(第3版高等院校電子信息科學與工程規劃教材)

  • 作者：編者:黃繼業//陳龍//潘松|責編:鄧艷
  • 出版社：清華大學
  • ISBN：9787302486657
  • 出版日期：2017/12/01
  • 裝幀：平裝
  • 頁數：349
人民幣：RMB 59.8 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書系統地介紹了EDA技術和Verilog HDL硬體描述語言，將Verilog HDL的基礎知識、編程技巧和實用方法與實際工程開發技術在Quartus Ⅱ上很好地結合起來，使讀者通過本書的學習能迅速了解並掌握EDA技術的基本理論和工程開發實用技術，為後續的深入學習和發展打下堅實的理論與實踐基礎。
    筆者依據高校課堂教學和實驗操作的規律與要求，並以提高學生的實際工程設計能力和自主創新能力為目的，合理編排全書內容。全書共分為7個部分：EDA技術的概述、Verilog HDL語法知識及其實用技術、Quartus Ⅱ及LPM宏模塊的詳細使用方法、有限狀態機設計技術、16位實用CPU設計技術及創新實踐項目、基於ModelSim的Test Bench模擬技術，以及基於：MATLAB和DSP Builder平台的EDA設計技術及大量實用系統設計示例。除個別章節外，大多數章節都安排了相應的習題和大量針對性強的實驗與設計項目。書中列舉的Verilog HDL示例都經編譯通過或經硬體測試通過。
    本書主要面向高等院校本、專科的EDA技術和Verilog HDL語言基礎課，推薦作為電子工程、通信、工業自動化、電腦應用技術、電子對抗、儀器儀錶、數字信號或圖像處理等學科專業和相關實驗指導課的教材用書或主要參考書，同時也可作為電子設計競賽、FPGA開發應用的自學參考書。
    與此教材配套的還有CAI教學課件、實驗指導課件、實驗源程序和實驗設計項目相關的詳細技術資料等，讀者都可免費索取。
作者介紹
編者:黃繼業//陳龍//潘松|責編:鄧艷
目錄
第1章  概述
  1.1  EDA技術
  1.2  EDA技術應用對象
  1.3  常用的硬體描述語言
  1.4  EDA技術的優勢
  1.5  面向FPGA和CPLD的開發流程
    1.5.1  設計輸入
    1.5.2  綜合
    1.5.3  適配（布線布局）
    1.5.4  模擬
    1.5.5  RTL描述
  1.6  可編程邏輯器件
    1.6.1  PLD的分類
    1.6.2  PROM可編程原理
    1.6.3  GAL
  1.7  CPLD的結構與可編程原理
  1.8  FPGA的結構與工作原理
    1.8.1  查找表邏輯結構
    1.8.2  Cyclone4E系列器件的結構原理
    1.8.3  內嵌Flash的FPGA器件
  1.9  硬體測試技術
    1.9.1  內部邏輯測試
    1.9.2  JTAG邊界掃描測試
  1.10  編程與配置
  1.11  QuartusII
  1.12  IP核
  1.13  EDA的發展趨勢
  習題
第2章  程序結構與數據類型
  2.1  Verilog程序結構
    2.1.1  Verilog模塊的表達方式
    2.1.2  Verilog模塊的埠信號名和埠模式
    2.1.3  Verilog信號類型定義
    2.1.4  Verilog模塊功能描述
  2.2  Verilog的數據類型
    2.2.1  net網線類型
    2.2.2  wire網線型變數的定義方法
    2.2.3  register寄存器類型
    2.2.4  reg寄存器型變數的定義方法
    2.2.5  integer類型變數的定義方法
    2.2.6  存儲器類型
  2.3  Verilog文字規則
    2.3.1  Verilog的4種邏輯狀態
    2.3.2  Verilog的數字表達形式
    2.3.3  數據類型表示方式
    2.3.4  常量
    2.3.5  標識符、關鍵詞及其他文字規則
    2.3.6  參數定義關鍵詞parameter和localparam的用法
  習題
第3章  行為語句

  3.1  過程語句
    3.1.1  always語句
    3.1.2  always語句在D觸發器設計中的應用
    3.1.3  多過程應用與非同步時序電路設計
    3.1.4  簡單加法計數器的Verilog表述
    3.1.5  initial語句
  3.2  塊語句
  3.3  case條件語句
  3.4  if條件語句
    3.4.1  if語句的一般表述形式
    3.4.2  基於if語句的組合電路設計
    3.4.3  基於if語句的時序電路設計
    3.4.4  含非同步複位和時鐘使能的D觸發器的設計
    3.4.5  含同步複位控制的D觸發器的設計
    3.4.6  含清零控制的鎖存器的設計
    3.4.7  時鐘過程表述的特點和規律
    3.4.8  實用加法計數器設計
    3.4.9  含同步預置功能的移位寄存器設計
第4章  FPGA硬體實現
第5章  運算符與結構描述語句
第6章  LPM宏模塊用法
第7章  Verilog HDL深入
第8章  狀態機設計技術
第9章  16位COU創新設計
第10章  Verilog HDL模擬
第11章  DSP Builder系統設計方法
第12章  DSP Builder設計深入
附錄A  EDA開發系統及相關電路與表格

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032