幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

CMOS集成電路閂鎖效應/IC工程師精英課堂

  • 作者：編者:溫德通|責編:呂瀟
  • 出版社：機械工業
  • ISBN：9787111645870
  • 出版日期：2020/03/01
  • 裝幀：平裝
  • 頁數：230
人民幣：RMB 99 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書通過具體案例和大量彩色圖片，對CMOS集成電路設計與製造中存在的閂鎖效應(Latch-up)問題進行了詳細介紹與分析。在介紹了CMOS集成電路寄生效應的基礎上，先後對閂鎖效應的原理、觸發方式、測試方法、定性分析、改善措施和設計規則進行了詳細講解，隨後給出了工程實例分析和寄生器件的ESD應用，為讀者提供了一套理論與工程實踐相結合的閂鎖效應測試和改善方法。
    本書面向從事微電子、半導體與集成電路行業的朋友，旨在給業內人士提供簡單易懂並且與實際應用相結合的圖書，同時也適合相關專業的本科生和研究生閱讀。
作者介紹
編者:溫德通|責編:呂瀟
    溫德通，IC高級設計工程師。畢業於西安電子科技大學微電子學院，曾供職于中芯國際集成電路製造（上海）有限公司，負責工藝製程整合方面的工作；后加入晶門科技（深圳）有限公司工作至今，負責集成電路工藝製程、器件、閂鎖效應和ESD電路設計等方面的工作。
目錄
寫作緣由與編寫過程
致謝
第1章  引言
  1.1  閂鎖效應概述
    1.1.1  閂鎖效應出現的背景
    1.1.2  閂鎖效應簡述
  1.2  閂鎖效應的研究概況
  1.3  小結
  參考文獻
第2章  CMOS集成電路寄生雙極型晶體管
  2.1  雙極型晶體管原理
    2.1.1  雙極型晶體管的工藝結構
    2.1.2  雙極型晶體管的工作原理
    2.1.3  雙極型晶體管的擊穿電壓
    2.1.4  利用雙極型晶體管分析PNPN的閂鎖效應
  2.2  CMOS集成電路中的寄生效應
    2.2.1  CMOS中的阱電阻
    2.2.2  CMOS中的寄生雙極型晶體管
    2.2.3  HV-CMOS中的寄生雙極型晶體管
    2.2.4  BCD中的寄生雙極型晶體管
  2.3  小結
  參考文獻
第3章  閂鎖效應的分析方法
  3.1  閂鎖效應的分析技術?
    3.1.1  傳輸線脈衝技術
    3.1.2  直流測量技術
  3.2  兩種結構的閂鎖效應簡介
    3.2.1  PNPN閂鎖效應
    3.2.2  NPN閂鎖效應
  3.3  小結
  參考文獻
第4章  閂鎖效應的物理分析
  4.1  閂鎖效應的觸發機理分類
    4.1.1  NW襯底電流觸發
    4.1.2  PW襯底電流觸發
    4.1.3  NW和PW襯底電流同時觸發
  4.2  閂鎖效應的觸發方式
    4.2.1  輸出或者輸入管腳的浪涌信號引起PN結導通
    4.2.2  電源管腳的浪涌信號引起擊穿或者穿通
    4.2.3  電源上電順序引起的閂鎖效應
    4.2.4  場區寄生MOSFET
    4.2.5  光生電流
    4.2.6  NMOS熱載流子注入
  4.3  小結
  參考文獻
第5章  閂鎖效應的業界標準和測試方法
  5.1  JEDEC概述
  5.2  閂鎖效應的測試
    5.2.1  電源過電壓測試V-test
    5.2.2  過電流測試I-test

  5.3  與無源元件相連的特殊管腳
    5.3.1  特殊性質的管腳
    5.3.2  特殊管腳的案例
  5.4  閂鎖失效判斷
  5.5  實際案例
    5.5.1  過電壓測試V-test案例
    5.5.2  過電流測試I-test案例
  5.6  小結
  參考文獻
第6章  定性分析閂鎖效應
  6.1  實際工藝定性分析
    6.1.1  MOS器件之間的閂鎖效應
    6.1.2  二極體之間的閂鎖效應
    6.1.3  二極體與MOS器件之間的閂鎖效應
    6.1.4  N型阱與1.8V PMOS/13.5V PMOS之間的閂鎖效應
    6.1.5  N型阱與1.8V P-diode /13.5V P-diode之間的閂鎖效應
  6.2  特定條件定性分析
    6.2.1  電壓定性分析
    6.2.2  版圖定性分析
  6.3  小結
第7章  觸發閂鎖效應的必要條件
  7.1  物理條件
    7.1.1  迴路增益β n βp >1
    7.1.2  阱等效電阻 R n 和 R p 足夠大
    7.1.3  形成低阻通路
  7.2  電路偏置條件
    7.2.1  電源電壓大於自持電壓
    7.2.2  瞬態激勵足夠大
    7.2.3  適合的偏置條件
  7.3  小結
第8章  閂鎖效應的改善方法
  8.1  版圖級抗閂鎖措施
    8.1.1  減小 R n 和 R p
    8.1.2  減小β n 和β p
    8.1.3  加少子和多子保護環
  8.2  工藝級抗閂鎖措施
    8.2.1  外延CMOS技術
    8.2.2  NBL深埋層技術
    8.2.3  SoI CMOS技術
    8.2.4  深溝槽隔離技術
    8.2.5  倒阱工藝技術
    8.2.6  增大NW結深
  8.3  電路級抗閂鎖措施
    8.3.1  串聯電阻
    8.3.2  反偏阱
  8.4  小結
  參考文獻
第9章  閂鎖效應的設計規則
  9.1  IO電路的設計規則
    9.1.1  減小寄生雙極型晶體管放大係數

    9.1.2  改善阱等效電阻
    9.1.3  加少子和多子保護環
  9.2  內部電路的設計規則
    9.2.1  抑制瞬態激勵
    9.2.2  防止自身寄生雙極型晶體管開啟
  9.3  小結
  參考文獻
第10章  閂鎖效應的實例分析
  10.1  器件之間的閂鎖效應
    10.1.1  輸出電路18V PMOS與18V NMOS之間的閂鎖效應
    10.1.2  內部電路5V PMOS與5V NMOS之間的閂鎖效應
    10.1.3 電源保護電路13.5V P- diode與13.5V NMOS之間的閂鎖效應
  10.2  器件與阱之間的閂鎖效應
  10.3  閂鎖效應測試擊毀Poly電阻
  10.4  小結
第11章  寄生器件的ESD應用
  11.1  寄生NPN的ESD應用
    11.1.1  NMOS寄生NPN
    11.1.2  寄生NPN非均勻導通問題
    11.1.3  GTNMOS電源鉗位保護電路
    11.1.4  STNMOS電源鉗位保護電路
  11.2  寄生PNPN的ESD應用
    11.2.1  CMOS寄生PNPN
    11.2.2  寄生PNPN電源鉗位ESD保護電路
    11.2.3  PNPN結構的設計規則
  11.3  小結
總結

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032