幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

數字設計和電腦體系結構(ARM版)/電腦科學叢書

  • 作者：(美)莎拉·L.哈里斯//戴維·莫尼·哈里斯|譯者:陳俊穎
  • 出版社：機械工業
  • ISBN：9787111629252
  • 出版日期：2019/07/01
  • 裝幀：平裝
  • 頁數：374
人民幣：RMB 129 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書採用ARM取代了早先使用MIPS作為核心處理器來介紹電腦組織和設計的基本概念，涵蓋了數字邏輯設計的主要內容。本書以一種流行的方式介紹了從電腦組織和設計到更細節層次的內容，涵蓋了數字邏輯設計的主要內容，並通過ARM微處理器的設計強化數字邏輯的概念。本書的典型特色是將數字邏輯和電腦體系結構融合，教學內容反映了當前數字電路設計的主流方法，並突出電腦體系結構的工程特點，書中的大量示例及習題也可以加強讀者對基本概念和技術的理解和記憶。
作者介紹
(美)莎拉·L.哈里斯//戴維·莫尼·哈里斯|譯者:陳俊穎
目錄
出版者的話
讚譽
譯者序
前言
第1章  二進位
  1.1  課程計劃
  1.2  管理複雜性的藝術
    1.2.1  抽象
    1.2.2  約束
    1.2.3  三條原則
  1.3  數字抽象
  1.4  數字系統
    1.4.1  十進位數
    1.4.2  二進位數
    1.4.3  十六進位數
    1.4.4  位元組、半位元組和字
    1.4.5  二進位加法
    1.4.6  有符號的二進位數
  1.5  邏輯門
    1.5.1  非門
    1.5.2  緩衝
    1.5.3  與門
    1.5.4  或門
    1.5.5  其他二輸入邏輯門
    1.5.6  多輸入門
  1.6  數字抽象之下
    1.6.1  電源電壓
    1.6.2  邏輯電平
    1.6.3  雜訊容限
    1.6.4  直流電壓傳輸特性
    1.6.5  靜態約束
  *1.7  CMOS晶體管
    1.7.1  半導體
    1.7.2  二極體
    1.7.3  電容
    1.7.4  nMOS和pMOS晶體管
    1.7.5  CMOS非門
    1.7.6  其他CMOS邏輯門
    1.7.7  傳輸門
    1.7.8  類nMOS邏輯
  *1.8  功耗
  1.9  總結和展望
  習題
  面試問題
第2章  組合邏輯設計
  2.1  引言
  2.2  布爾表達式
    2.2.1  術語
    2.2.2  與或式
    2.2.3  或與式

  2.3  布爾代數
    2.3.1  公理
    2.3.2  單變數定理
    2.3.3  多變數定理
    2.3.4  定理的統一證明方法
    2.3.5  等式化簡
  2.4  從邏輯到門
  2.5  多級組合邏輯
    2.5.1  減少硬體
    2.5.2  推氣泡
  2.6  X和Z
    2.6.1  非法值X
    2.6.2  浮空Z
  2.7  卡諾圖
    2.7.1  畫圈的原理
    2.7.2  卡諾圖化簡邏輯
    2.7.3  無關項
    2.7.4  小結
  2.8  組合邏輯模塊
    2.8.1  多路選擇器
    2.8.2  解碼器
  2.9  時序
    2.9.1  傳輸延遲和最小延遲
    2.9.2  毛刺
  2.10  總結
  習題
  面試問題
第3章  時序邏輯設計
  3.1  引言
  3.2  鎖存器和觸發器
    3.2.1  SR鎖存器
    3.2.2  D鎖存器
    3.2.3  D觸發器
    3.2.4  寄存器
    3.2.5  帶使能端的觸發器
    3.2.6  帶複位功能的觸發器
    *3.2.7  晶體管級的鎖存器和觸發器的設計
    3.2.8  小結
  3.3  同步邏輯設計
    3.3.1  一些有問題的電路
    3.3.2  同步時序電路
    3.3.3  同步和非同步電路
  3.4  有限狀態機
    3.4.1  有限狀態機設計實例
    3.4.2  狀態編碼
    3.4.3  Moore型狀態機和Mealy型狀態機
    3.4.4  狀態機的分解
    3.4.5  由電路圖導出狀態機
    3.4.6  小結
  3.5  時序邏輯電路的時序

    3.5.1  動態約束
    3.5.2  系統時序
    *3.5.3  時鐘偏移
    3.5.4  亞穩態
    3.5.5  同步器
    *3.5.6  分辨時間的推導
  3.6  並行
  3.7  總結
  習題
  面試問題
第4章  硬體描述語言
  4.1  引言
    4.1.1  模塊
    4.1.2  硬體描述語言的起源
    4.1.3  模擬和綜合
  4.2  組合邏輯
    4.2.1  位運算符
    4.2.2  註釋和空格
    4.2.3  縮減運算符
    4.2.4  條件賦值
    4.2.5  內部變數
    4.2.6  優先順序
    4.2.7  數字
    4.2.8  Z和X
    4.2.9  位混合
    4.2.10  延遲
  4.3  結構建模
  4.4  時序邏輯
    4.4.1  寄存器
    4.4.2  帶複位功能的寄存器
    4.4.3  帶使能端的寄存器
    4.4.4  多寄存器
    4.4.5  鎖存器
  4.5  更多組合邏輯
    4.5.1  case語句
    4.5.2  if語句
    4.5.3  帶有無關項的真值表
    4.5.4  阻塞式和非阻塞式賦值
  4.6  有限狀態機
  *4.7  數據類型
    4.7.1  SystemVerilog
    4.7.2  VHDL
  *4.8  參數化模塊
  4.9  測試程序
  4.10  總結
  習題
  面試問題
第5章  常見數字模塊
  5.1  引言
  5.2  算術電路

    5.2.1  加法
    5.2.2  減法
    5.2.3  比較器
    5.2.4  算術邏輯單元
    5.2.5  移位器和循環移位器
    *5.2.6  乘法
    *5.2.7  除法
    5.2.8  拓展閱讀
  5.3  數制系統
    5.3.1  定點數系統
    *5.3.2  浮點數系統
  5.4  時序電路模塊
    5.4.1  計數器
    5.4.2  移位寄存器
  5.5  存儲器陣列
    5.5.1  概述
    5.5.2  動態隨機訪問存儲器
    5.5.3  靜態隨機訪問存儲器
    5.5.4  面積和延遲
    5.5.5  寄存器文件
    5.5.6  只讀存儲器
    5.5.7  使用存儲器陣列的邏輯
    5.5.8  存儲器HDL
  5.6  邏輯陣列
    5.6.1  可編程邏輯陣列
    5.6.2  現場可編程邏輯門陣列
    *5.6.3  陣列實現
  5.7  總結
  習題
  面試問題
第6章  體系結構
  6.1  引言
  6.2  彙編語言
    6.2.1  指令
    6.2.2  操作數：寄存器、存儲器和常數
  6.3  編程
    6.3.1  數據處理指令
    6.3.2  條件標誌
    6.3.3  分支
    6.3.4  條件語句
    6.3.5  循環
    6.3.6  存儲器
    6.3.7  函數調用
  6.4  機器語言
    6.4.1  數據處理指令
    6.4.2  存儲器指令
    6.4.3  分支指令
    6.4.4  定址模式
    6.4.5  解釋機器語言代碼
    6.4.6  程序存儲

  *6.5  編譯、彙編與載入
    6.5.1  內存映射
    6.5.2  編譯
    6.5.3  彙編
    6.5.4  鏈接
    6.5.5  載入
  *6.6  其他主題
    6.6.1  載入文字
    6.6.2  NOP
    6.6.3  異常
  6.7  ARM體系結構的演變
    6.7.1  Thumb指令集
    6.7.2  DSP指令
    6.7.3  浮點指令
    6.7.4  節能和安全指令
    6.7.5  SIMD指令
    6.7.6  64位體系結構
  6.8  另一個視角：x86體系結構
    6.8.1  x86寄存器
    6.8.2  x86操作數
    6.8.3  狀態標誌
    6.8.4  x86指令集
    6.8.5  x86指令編碼
    6.8.6  x86的其他特性
    6.8.7  整體情況
  6.9  總結
  習題
  面試問題
第7章  微結構
  7.1  引言
    7.1.1  體系結構狀態和指令集
    7.1.2  設計過程
    7.1.3  微結構
  7.2  性能分析
  7.3  單周期處理器
    7.3.1  單周期數據通路
    7.3.2  單周期控制
    7.3.3  更多指令
    7.3.4  性能分析
  7.4  多周期處理器
    7.4.1  多周期數據通路
    7.4.2  多周期控制
    7.4.3  性能分析
  7.5  流水線處理器
    7.5.1  流水線數據通路
    7.5.2  流水線控制
    7.5.3  衝突
    7.5.4  性能分析
  *7.6  硬體描述語言表示
    7.6.1  單周期處理器

    7.6.2  通用模塊
    7.6.3  測試程序
  *7.7  高級微結構
    7.7.1  深流水線
    7.7.2  微操作
    7.7.3  分支預測
    7.7.4  超標量處理器
    7.7.5  亂序處理器
    7.7.6  寄存器重命名
    7.7.7  多線程
    7.7.8  多處理器
  *7.8  現實世界視角：ARM微結構的演變
  7.9  總結
  習題
  面試問題
第8章  存儲器系統
  8.1  引言
  8.2  存儲器系統性能分析
  8.3  高速緩存
    8.3.1  高速緩存中存放的數據
    8.3.2  高速緩存中的數據查找
    8.3.3  數據的替換
    *8.3.4  高級高速緩存設計
    *8.3.5  ARM處理器中高速緩存的發展
  8.4  虛擬存儲器
    8.4.1  地址轉換
    8.4.2  頁表
    8.4.3  轉換後備緩衝
    8.4.4  存儲器保護
    *8.4.5  替換策略
    *8.4.6  多級頁表
  8.5  總結
  結語
  習題
  面試問題
索引
在線章節
  第9章  I/O系統
  附錄A  數字系統實現
  附錄B  ARM指令
  附錄C  C語言編程

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032