幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

EDA技術與設計(電子信息科學與工程類專業規劃教材普通高等教育十三五規劃教材)

  • 作者：編者:花漢兵//吳少琴
  • 出版社：電子工業
  • ISBN：9787121359101
  • 出版日期：2019/03/01
  • 裝幀：平裝
  • 頁數：301
人民幣：RMB 55.9 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本教材從教學的角度出發，盡可能將有關EDA技術的內容編入書中。為此，本書結合模擬電路和數字電路，系統地介紹了四種常用EDA工具軟體：Multisim、PSpice、QuartusII、Vivado，以及兩類硬體描述語言：VHDL、Verilog HDL，並將現代電子設計的新思想和新方法貫穿其中。全書共9章，主要內容包括：Multisim軟體基本應用、常用模擬電路Multisim設計與模擬、PSpice軟體基本應用、模擬系統PSpice設計與模擬、QuartusII軟體功能及其設計開發過程、Vivado軟體功能及其設計開發過程、硬體描述語言、常用數字電路HDL設計、數字系統EDA設計與實踐。
    本書緊密地將理論和實際相結合，注重提高學生分析問題和解決問題的能力，可作為高等學校電子信息、通信、自動控制、電腦應用等專業本科生EDA設計相關課程的教材，也可作為研究生和電子設計工程技術人員的參考書。
作者介紹
編者:花漢兵//吳少琴
目錄
緒論
第1章  NI Multisim 14.0基本應用
  1.1  NI Multisim 14.0簡介
    1.1.1  Multisim的發展
    1.1.2  NI Multisim 14.0新特性
    1.1.3  NI Multisim 14.0編譯環境
  1.2  虛擬儀器儀錶的使用
    1.2.1  常用虛擬模擬儀器的使用
    1.2.2  模擬電子電路中常用虛擬儀器的使用
    1.2.3  數字邏輯電路中常用虛擬儀器的使用
    1.2.4  通信電子電路中常用虛擬儀器的使用
    1.2.5  安捷倫和泰克模擬儀器的使用
  1.3  模擬分析方法
    1.3.1  基本分析方法
    1.3.2  進階分析方法
    1.3.3  高級分析方法
    1.3.4  組合分析
第2章  常用模擬電路Multisim設計與模擬
  2.1  單級放大電路設計與模擬
  2.2  差分放大電路設計與模擬
  2.3  負反饋放大器設計與模擬
  2.4  階梯波發生器設計與模擬
第3章  Cadence/OrCAD PSpice 16.6基本應用
  3.1  Cadence/OrCAD PSpice 16.6簡介
    3.1.1  PSpice起源
    3.1.2  PSpice的特點
    3.1.3  Cadence/OrCAD PSpice組件
    3.1.4  PSpice 16.6新增功能
  3.2  Cadence/OrCAD PSpice 16.6工作流程
  3.3  PSpice A/D的分析方法
    3.3.1  基本分析方法
    3.3.2  進階分析方法
  3.4  獨立信號源的設置
第4章  模擬系統PSpice設計與模擬
  4.1  音頻放大器設計
  4.2  數字溫度計設計
  4.3  小型函數信號發生器設計
第5章  QuartusII軟體應用
  5.1  QuartusⅡ軟體概述與設計流程
  5.2  設計輸入
    5.2.1  工程項目建立
    5.2.2  設計文件建立
  5.3  項目編譯
  5.4  設計模擬
  5.5  引腳分配
  5.6  編程下載
  5.7  可參數化宏功能模塊
第6章  Vivado軟體應用
  6.1  Vivado軟體概述
  6.2  基本設計流程

    6.2.1  工程建立
    6.2.2  設計輸入
    6.2.3  設計模擬
    6.2.4  工程綜合
  6.3  引腳分配與程序下載
    6.3.1  引腳分配
    6.3.2  程序下載
  6.4  存儲器IP核的生成
第7章  硬體描述語言
  7.1  VHDL語言的基本組成
    7.1.1  庫
    7.1.2  程序包
    7.1.3  實體
    7.1.4  結構體
    7.1.5  配置
  7.2  VHDL語言的基本要素
    7.2.1  標識符
    7.2.2  數據對象
    7.2.3  VHDL語言運算符
    7.2.4  屬性描述與定義
  7.3  VHDL語言基本描述語句
    7.3.1  順序語句
    7.3.2  並行語句
  7.4  Verilog HDL基本結構
  7.5  Verilog HDL語言的基本要素
    7.5.1  詞法約定
    7.5.2  數據類型
    7.5.3  運算符
  7.6  Verilog HDL語言基本描述語句
    7.6.1  賦值語句
    7.6.2  結構說明語句
    7.6.3  塊語句
    7.6.4  條件語句
    7.6.5  循環語句
第8章  常用數字電路HDL設計
  8.1  組合邏輯電路的HDL描述
    8.1.1  編碼器
    8.1.2  解碼器
    8.1.3  數據選擇器
    8.1.4  加法器
    8.1.5  數值比較器
  8.2  時序邏輯電路的HDL描述
    8.2.1  觸發器
    8.2.2  計數器
    8.2.3  移位寄存器
    8.2.4  分頻器
  8.3  有限狀態機設計的HDL描述
    8.3.1  Mealy型有限狀態機
    8.3.2  Moore型有限狀態機
第9章  數字系統EDA設計與實踐

  9.1  循環冗余校驗碼的EDA設計
  9.2  通用非同步收發器的EDA設計
  9.3  VGA彩色信號顯示控制的EDA設計
  9.4  多功能數字鍾的EDA設計
  9.5  直接數字頻率合成器的EDA設計
  9.6  等精度頻率計的EDA設計
附錄A  核心板FPGA管腳分配
  A.1  SmartSOPC+_3C25核心板FPGA管腳分配
  A.2  Basys3核心板FPGA管腳分配
  A.3  EGO1核心板FPGA管腳分配
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032