幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

FPGA現代數字系統設計(基於Xilinx可編程邏輯器件與Vivado平台)/清華開發者書庫

  • 作者：編者:孟憲元//錢偉康
  • 出版社：清華大學
  • ISBN：9787302499138
  • 出版日期：2019/04/01
  • 裝幀：平裝
  • 頁數：503
人民幣：RMB 79 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    孟憲元、錢偉康編著的《FPGA現代數字系統設計(基於Xilinx可編程邏輯器件與Vivado平台)/清華開發者書庫》是以Xilinx公司全可編程FPGA和SoC為基礎，針對最新的設計工具軟體——Vivado介紹FPGA設計理論與設計方法。全書分為8章，包括現代數字系統設計技術概論、可編程邏輯器件、Verilog HDL硬體描述語言、Vivado設計流程、數字系統的設計與綜合、基於FPGA的DSP系統設計、Zynq嵌入式系統設計技術和EGO1綜合性設計項目舉例。各章都安排了針對性強的已驗證過的設計實例，並附有Verilog HDL手冊、EGO1開發板資料，供師生在教學中選用。
    本書可作為高等院校電子、通信、自動化、電腦等專業本科教學參考書，也可作為信息類專業研究生和數字系統設計人員的參考書。
作者介紹
編者:孟憲元//錢偉康
    孟憲元，清華大學電子工程系教授，長期從事EDA相關技術和課程教學和科研工作，具有超過20年的FPGA技術研究和項目開發經歷，親歷了FPGA技術的發展歷程，積累了豐富實踐經驗，曾出版《新一代FPGA設計套件Vivado應用指南》等暢銷教材。
目錄
第1章  現代數字系統設計概論
  1.1  概述
  1.2  數字系統的層次化結構
    1.2.1  開關電路級的基礎——CMOS反相器
    1.2.2  邏輯級的門電路
    1.2.3  寄存器傳輸級的有限狀態機
    1.2.4  數字系統的系統級構成
    1.2.5  複雜系統的演算法級設計
  1.3  數字系統設計的描述方法
    1.3.1  原理圖設計
    1.3.2  程序設計法
    1.3.3  IP模塊的使用
    1.3.4  基於模型的設計技術
    1.3.5  高層次綜合——HLS設計
    1.3.6  腳本設計技術
  1.4  IP技術
    1.4.1  IP知識產權模塊
    1.4.2  IP模塊的種類與應用
    1.4.3  片上系統和IP核復用
  1.5  全可編程FPGA/SoC實現智能化系統
    1.5.1  軟體智能化和硬體最佳化
    1.5.2  在線可重構技術
    1.5.3  可重配置加速堆棧
  本章小結
  習題
第2章  可編程邏輯器件
  2.1  概述
    2.1.1  可編程邏輯器件概述
    2.1.2  可編程邏輯器件分類
  2.2  CPLD的結構和工作原理
    2.2.1  簡單可編程邏輯器件原理
    2.2.2  CPLD的結構和工作原理
  2.3  FPGA的結構和工作原理
    2.3.1  SRAM?查找表類型
    2.3.2  反熔絲多路開關類型
  2.4  邏輯級FPGA的結構和工作原理
    2.4.1  可編程邏輯
    2.4.2  可編程互連線
    2.4.3  可編程I/O
  2.5  系統級FPGA的結構和工作原理
    2.5.1  片上存儲器及介面
    2.5.2  數字時鐘管理
    2.5.3  時鐘資源
    2.5.4  系統級I/O
  2.6  平台級FPGA的結構和工作原理
    2.6.1  DSP模塊
    2.6.2  高速串列介面
  2.7  全可編程FPGA的特性和結構
    2.7.1  採用統一的7系列架構
    2.7.2  高性能和低功耗結合的工藝

  2.8  ASIC架構的UltraScale系列
    2.8.1  UltraScale架構
    2.8.2  SSI互連技術
  2.9  FPGA的配置
    2.9.1  編程原理簡介
    2.9.2  編程模式
    2.9.3  典型的配置電路
    2.9.4  編程流程
    2.9.5  部分重配置
  本章小結
  習題
第3章  Verilog硬體描述語言
  3.1  硬體描述語言概述
    3.1.1  硬體描述語言特點
    3.1.2  層次化設計
  3.2  Verilog HDL程序的基本結構
    3.2.1  模塊結構分析
    3.2.2  模塊的實例化
  3.3  Verilog HDL詞法、數據類型和運算符
    3.3.1  詞法約定
    3.3.2  數據類型
    3.3.3  運算符
  3.4  Verilog HDL行為語句
    3.4.1  賦值語句
    3.4.2  順序塊和並行塊語句
    3.4.3  結構說明語句
    3.4.4  條件語句
    3.4.5  循環語句
    3.4.6  系統任務和系統函數
    3.4.7  編譯預處理命令
    3.4.8  Verilog HDL可綜合設計
  3.5  Verilog HDL設計舉例
    3.5.1  組合電路設計
    3.5.2  時序電路設計
    3.5.3  數字系統設計
    3.5.4  數碼管掃描顯示電路
    3.5.5  LED通用非同步收發電路設計
  3.6  Testbench文件與設計
  本章小結
  習題
第4章  Vivado設計工具
  4.1  Vivado工具概述
    4.1.1  單一的、共享的、可擴展的數據模型
    4.1.2  標準化XDC約束文件——SDC
    4.1.3  多維度分析布局器
    4.1.4  IP封裝器、集成器和目錄
    4.1.5  Vivado HLS
    4.1.6  其他特性
    4.1.7  TCL特性
    4.1.8  Vivado按鍵流程執行設計項目

  4.2  Vivado設計流程
    4.2.1  創建工程
    4.2.2  功能模擬
    4.2.3  RTL級分析
    4.2.4  綜合設計
    4.2.5  分配引腳和時序
    4.2.6  設計實現
    4.2.7  生成bit文件
    4.2.8  下載
  4.3  產生IP集成器子系統設計
    4.3.1  產生IP集成器模塊設計
    4.3.2  定製IP
    4.3.3  完成子系統設計
    4.3.4  產生IP輸出產品
    4.3.5  例示IP到設計中
  4.4  硬體診斷
    4.4.1  設計診斷概述
    4.4.2  Vivado邏輯診斷IP核
    4.4.3  HDL例示法添加ILA核
    4.4.4  系統內診斷uart_led設計
    4.4.5  網表插入法添加診斷核
    4.4.6  添加VIO診斷核
  本章小結
  習題
第5章  數字系統的高級設計與綜合
  5.1  Verilog編程風格
    5.1.1  邏輯推理
    5.1.2  陷阱
    5.1.3  設計組織
    5.1.4  針對Xilinx FPGA的HDL編碼
  5.2  綜合優化
    5.2.1  速度與面積
    5.2.2  資源共享
    5.2.3  流水線、重新定時和寄存器平衡
    5.2.4  有限狀態機編譯
  5.3  數字系統的同步設計
    5.3.1  同步設計基本原理
    5.3.2  建立和保持時間
    5.3.3  時序例外約束
    5.3.4  同步設計中的非同步問題
  5.4  數字系統的綜合
    5.4.1  數字系統綜合概述
    5.4.2  系統級綜合
    5.4.3  高級綜合
    5.4.4  寄存器傳輸級綜合
    5.4.5  邏輯級綜合
  本章小結
  習題
第6章  FPGA DSP系統設計
  6.1  DSP基礎

    6.1.1  DSP的基本概念
    6.1.2  FPGA實現DSP的特點
  6.2  DSP硬核的結構與使用
    6.2.1  輸入和輸出埠
    6.2.2  DSP48E1模塊的操作
    6.2.3  輸入埠邏輯電路
    6.2.4  輸出埠邏輯
  6.3  FPGA設計DSP技術
    6.3.1  浮點數與定點數的表示與轉換
    6.3.2  採樣周期的設置
    6.3.3  System Generator模塊
    6.3.4  Black Box模塊
    6.3.5  ModelSim模塊
    6.3.6  Gateway In模塊和Gateway Out模塊
    6.3.7  Concat模塊、Convert模塊、Reinterpret模塊和Slice模塊
    6.3.8  模塊通用屬性
  6.4  DSP48實現MAC
    6.4.1  利用Xilinx Blockset設計12×8 MAC
    6.4.2  利用Simulink模擬12×8 MAC
    6.4.3  利用System Generator Block產生代碼
    6.4.4  實現12×8 MAC設計
    6.4.5  硬體協同模擬校驗設計
  6.5  設計FIR濾波器
    6.5.1  產生FIR濾波器的係數
    6.5.2  輸入FIR濾波器係數
    6.5.3  在Simulink中模擬FIR濾波器
    6.5.4  實現FIR濾波器
    6.5.5  連接演示板，通過Simulink模擬設計
  6.6  設計MAC FIR濾波器
    6.6.1  分析係數
    6.6.2  添加控制邏輯並參數化
    6.6.3  添加雙口RAM
    6.6.4  在數據埠添加填充位和去填充位
    6.6.5  完成MAC FIR設計
    6.6.6  用各種信源測試設計
    6.6.7  執行硬體在環路校驗
  6.7  Vivado HLS
    6.7.1  高級綜合的調度和裝配
    6.7.2  數據通道+控制器架構
    6.7.3  理解Vivado HLS
    6.7.4  高級綜合的優化方法
  本章小結
  習題
第7章  嵌入式系統Zynq設計
  7.1  Zynq概述
  7.2  Zynq設計入門
    7.2.1  Vivado工程創建
    7.2.2  由Vivado創建Zynq嵌入式系統
    7.2.3  SDK應用程序編寫
  7.3  Zynq嵌入式系統調試方法

    7.3.1  Vivado硬體調試
    7.3.2  使用SDK進行Zynq調試
  7.4  調試Linux應用
    7.4.1  產生SDK軟體工作空間
    7.4.2  啟動超級終端
    7.4.3  添加和診斷軟體應用
  本章小結
  習題
第8章  綜合設計實例
  8.1  實例一：基於VGA介面的設計實例
    8.1.1  設計任務
    8.1.2  原理分析與系統方案
  8.2  實例二：PS/2鍵盤編解碼演示系統
    8.2.1  設計任務
    8.2.2  原理分析與系統方案
    8.2.3  設計實現
  8.3  實例三：實現SOPC系統
    8.3.1  設計任務和方案
    8.3.2  實驗步驟
    8.3.3  實驗調試設備
  本章小結
  習題
附錄A  EGO1用戶手冊
附錄B  Verilog HDL(IEEE 1364?2001)關鍵詞表及說明
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032