Verilog高級數字系統設計技術與實例分析(微電子學)/經典譯叢
內容大鋼
基肖爾·米什拉著的《Verilog高級數字系統設計技術與實例分析(微電子學)/經典譯叢》通過大量實例由淺入深地介紹了數字電路和數字系統設計中的重要概念和知識要點。本書分兩大部分。第一部分重點關注數字電路設計層面，偏重基礎。第2章到第6章為Verilog語法與數字電路設計相關知識，包括常用語法、基本數字電路單元等。第7章到第9章重點介紹高級數字設計知識，包括數字系統架構設計、複雜數字系統中常用的電路單元、演算法，並給出了大量工程實例。第10章給出了一些重要的工程設計經驗，包括文檔管理、代碼設計、系統驗證、高可靠性設計等。第二部分重點關注數字系統設計層面。第11章到第13章介紹了常用數字系統關鍵電路，包括與處理器系統相關的存儲結構與存儲訪問技術、存儲介質（硬碟、快閃記憶體、DDR等）與驅動電路、處理器匯流排結構與協議等。第14章和第15章介紹了電路可測性設計、靜態定時分析、晶元工程修改的相關知識。第16章和第17章從電路設計層面到系統設計層面介紹了降低電路功耗的方法。第18章到第20章介紹常用串列匯流排和串列通信協議，包括PCI Express、SATA、USB及乙太網技術。
本書適合電子工程專業、電腦專業高年級本科生和研究生作為教材使用，也非常適合從事電子技術領域科研工作的工程師參考。
作者介紹
(美)基肖爾·米什拉|譯者:喬廬峰//尹廷輝//于倩//楊樂
基肖爾·米什拉（Kishore Mishra）,在晶元設計領域已積累20多年的實踐經驗，曾先後任職于Texas Instrument和Intel公司，擅長處理器外圍晶元組設計，專註于PCI Express、SATA和DDR技術，以及晶元功率管理/低功耗設計技術領域。曾與他人合作創立過多家公司。所負責設計的PCI Express交換晶元IP核已被很多大型公司使用並實現了量產。曾在多個國際會議上發表論文並持有3項美國專利。Kishore近年來很重視教材編寫，以分享20年來積累的數字系統設計知識和經驗。
目錄
第1章 緒論
第2章 寄存器傳輸語言（RTL）
第3章 可綜合的Verilog——用於電路設計
3.1 什麼是Verilog
3.2 Verilog的發展歷史
3.3 Verilog的結構
3.4 硬體RTL代碼的執行
3.5 Verilog模塊分析
3.6 Verilog中的觸發器
3.6.1 帶RST複位引腳的觸發器
3.6.2 沒有複位引腳的觸發器
3.7 組合邏輯
3.7.1 always塊語句
3.7.2 case和if-else語句
3.7.3 賦值語句
3.8 Verilog操作符
3.8.1 操作符描述
3.8.2 操作符的執行順序
3.8.3 Verilog中的註釋
3.9 可重用和模塊化設計
3.9.1 參數化設計
3.9.2 Verilog函數
3.9.3 Verilog中的generate結構
3.9.4 Verilog中的`ifdef
3.9.5 數組、多維數組
第4章 用於驗證的Verilog語法
4.1 Verilog的測試平台
4.2 initial語句
4.3 Verilog 系統任務
4.3.1 $finish/$stop
4.3.2 $display/$monitor
4.3.3 $time，$realtime
4.3.4 $random/$random（seed）
4.3.5 $save
4.3.6 $readmemh/$writememh
4.3.7 $fopen/$fclose
4.4 任務
4.5 存儲器建模
4.6 其他Verilog語法結構
4.6.1 while循環
4.6.2 for循環、repeat
4.6.3 force/release
4.6.4 fork / join
4.7 一個簡單的testbench
第5章 數字電路設計——初級篇
5.1 組合邏輯門
5.1.1 邏輯1和邏輯0
5.1.2 真值表
5.1.3 晶體管
5.1.4 反相器
5.1.5 與門
5.1.6 或門
5.1.7 與非門
5.1.8 或非門
5.1.9 XOR（異或）、XNOR（異或非）
5.1.10 緩衝門
5.1.11 復用器
5.1.12 通用邏輯門——NAND、NOR
5.1.13 複雜門電路
5.1.14 雜訊容限
5.1.15 扇入和扇出
5.2 德摩根定理
5.3 通用D觸發器
5.3.1 D觸發器時序圖
5.4 建立和保持時間
5.4.1 建立時間
5.4.2 保持時間
5.4.3 亞穩態
5.5 單比特信號同步
5.5.1 兩個觸發器構成的同步器
5.5.2 信號同步規則
5.6 關於時序
5.7 事件/邊沿檢測
……
第6章 數字設計——基礎模塊
第7章 數字設計先進概念（第1部分）
第8章 數字設計先進概念（第2部分）
第9章 設計ASIC/SoC
第10章 設計經驗
第11章 系統概念（第1部分）
第12章 系統概念（第2部分）
第13章 嵌入式系統13.1 AMBA匯流排架構
第14章 ASIC/SoC的可測試性
第15章 晶元開發流程與工具
第16章 功率節約技術
第17章 功率管理
第18章 串列匯流排技術
第19章 串列協議（第1部分）
第20章 串列協議（第2部分）
附錄A 資源
附錄B FPGA 101
附錄C 用於驗證的測試平台（testbench）
附錄D System Verilog斷言（SVA）
縮略詞
[