幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

邏輯與電腦設計基礎(原書第5版)/電腦科學叢書

  • 作者：(美)M.莫里斯·馬諾//查爾斯R.凱姆//湯姆·馬丁|譯者:鄺繼順//尤志強//凌純清//蔡曉敏
  • 出版社：機械工業
  • ISBN：9787111570103
  • 出版日期：2017/07/01
  • 裝幀：平裝
  • 頁數：481
人民幣：RMB 99 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    M.莫里斯·馬諾、查爾斯R.凱姆、湯姆·馬丁著的《邏輯與電腦設計基礎(原書第5版)》以通用電腦為線索，講解了邏輯設計、數字系統設計和電腦設計。其中，第1-4章為邏輯設計，包括數字系統與信息、硬體描述語言和組合邏輯電路、組合邏輯設計以及時序電路；第5-7章為數字系統設計，包括數字硬體實現技術、測試與驗證對設計成本的影響、寄存器與寄存器傳輸以及存儲器基礎；第8-12章為電腦設計，包括電腦設計基礎、指令集結構、RISC與CISC中央處理器、輸入輸出與通道，以及存儲系統。書中附有60多個主要來自現代日常生活中產品設計的真實例子和問題，可以激發讀者的學習興趣。
    本書強調硬體描述語言在教學中的重要性，不僅可以作為電腦科學、電腦工程、電子技術、機電一體化等專業學生學習硬體的一本絕佳教材，也可以作為弱電類工程師和電腦科學工作者的理想參考書籍。
作者介紹
(美)M.莫里斯·馬諾//查爾斯R.凱姆//湯姆·馬丁|譯者:鄺繼順//尤志強//凌純清//蔡曉敏
目錄
出版者的話
譯者序
前言
第1章 數字系統與信息
  1.1 信息表示
    1.1.1 數字電腦
    1.1.2 其他電腦
    1.1.3 通用電腦的進一步說明
  1.2 電腦系統設計的抽象層次
  1.3 數制
    1.3.1 二進位
    1.3.2 八進位與十六進位
    1.3.3 數字範圍
  1.4 算術運算
  1.5 十進位編碼
  1.6 字元編碼
    1.6.1 ASCII字元編碼
    1.6.2 校驗位
  1.7 格雷碼
  1.8 本章小結
  參考文獻
  習題
第2章 組合邏輯電路
  2.1 二值邏輯和邏輯門
    2.1.1 二值邏輯
    2.1.2 邏輯門
    2.1.3 用硬體描述語言表示邏輯門
  2.2 布爾代數
    2.2.1 布爾代數的基本恆等式
    2.2.2 代數運算
    2.2.3 反函數
  2.3 標準形式
    2.3.1 最小項和最大項
    2.3.2 積之和
    2.3.3 和之積
  2.4 兩級電路的優化
    2.4.1 成本標準
    2.4.2 卡諾圖結構
    2.4.3 二變數卡諾圖
    2.4.4 三變數卡諾圖
  2.5 卡諾圖的化簡
    2.5.1 質主蘊涵項
    2.5.2 非質主蘊涵項
    2.5.3 和之積優化
    2.5.4 無關最小項
  2.6 異或操作和異或門
  2.7 門的傳播延遲
  2.8 硬體描述語言簡介
  2.9 硬體描述語言—
  2.10 硬體描述語言—V

  2.11 本章小結
  參考文獻
  習題
第3章 組合邏輯電路的設計
  3.1 開始分層設計
  3.2 工藝映射
  3.3 組合功能模塊
  3.4 基本邏輯函數
    3.4.1 定值、傳遞和取反
    3.4.2 多位函數
    3.4.3 使能
  3.5 解碼
    3.5.1 解碼器和使能結合
    3.5.2 基於解碼器的組合電路
  3.6 編碼
    3.6.1 優先編碼器
    3.6.2 編碼器的擴展
  3.7 選擇
    3.7.1 多路復用器
    3.7.2 基於多路復用器的組合電路
  3.8 迭代組合電路
  3.9 二進位加法器
    3.9.1 半加器
    3.9.2 全加器
    3.9.3 二進位行波進位加法器
  3.10 二進位減法
    3.10.1 補碼
    3.10.2 採用補碼的二進位減法
  3.11 二進位加減法器
    3.11.1 有符號的二進位數
    3.11.2 有符號二進位數的加法與減法
    3.11.3 溢出
    3.11.4 加法器的HDL模型
    3.11.5 行為描述
    3.12 其他的算術功能模塊
    3.12.1 壓縮
    3.12.2 遞增
    3.12.3 遞減
    3.12.4 常數乘法
    3.12.5 常數除法
    3.12.6 零填充與符號擴展
  3.13 本章小結
  參考文獻
  習題
第4章 時序電路
  4.1 時序電路的定義
  4.2 鎖存器
    4.2.1 SR和SR鎖存器
    4.2.2 D鎖存器
  4.3 觸發器

    4.3.1 邊沿觸髮式觸發器
    4.3.2 標準圖形符號
    4.3.3 直接輸入
  4.4 時序電路分析
    4.4.1 輸入方程
    4.4.2 狀態表
    4.4.3 狀態圖
    4.4.4 時序電路模擬
  4.5 時序電路設計
    4.5.1 設計步驟
    4.5.2 構建狀態圖和狀態表
    4.5.3 狀態賦值
    4.5.4 使用D觸發器的設計
    4.5.5 無效狀態的設計
    4.5.6 驗證
  4.6 狀態機圖及其應用
    4.6.1 狀態機圖模型
    4.6.2 對輸入條件的約束
    4.6.3 使用狀態機圖的設計應用
  4.7 時序電路的HDL描述——VHDL
  4.8 時序電路的HDL描述——Verilog
  4.9 觸發器定時
  4.10 時序電路定時
  4.11 非同步交互
  4.12 同步和亞穩態
  4.13 同步電路陷阱
  本章小結
  參考文獻
  習題
第5章 數字硬體實現
  5.1 設計空間
    5.1.1 集成電路
    5.1.2 CMOS電路工藝
    5.1.3 工藝參數
  5.2 可編程實現技術
    5.2.1 只讀存儲器
    5.2.2 可編程邏輯陣列
    5.2.3 可編程陣列邏輯器件
    5.2.4 現場可編程門陣列
  5.3 本章小結
  參考文獻
  習題
第6章 寄存器與寄存器傳輸
  6.1 寄存器與載入使能
  6.2 寄存器傳輸
  6.3 寄存器傳輸操作
  6.4 VHDL和Verilog中的寄存器傳輸
  6.5 微操作
    6.5.1 算術微操作
    6.5.2 邏輯微操作

    6.5.3 移位微操作
  6.6 對單個寄存器的微操作
    6.6.1 基於多路復用器的傳輸
    6.6.2 移位寄存器
    6.6.3 行波計數器
    6.6.4 同步二進位計數器
    6.6.5 其他類型計數器
  6.7 寄存器單元設計
  6.8 基於多路復用器和匯流排的多寄存器傳輸
    6.8.1 高阻態輸出
    6.8.2 三態匯流排
  6.9 串列傳輸及其微操作
  6.10 寄存器傳輸控制
  6.11 移位寄存器和計數器的HDL描述——VHDL
  6.12 移位寄存器和計數器的HDL描述——Verilog
  6.13 微程序控制
  6.14 本章小結
  參考文獻
  習題
第7章 存儲器基礎
  7.1 存儲器定義
  7.2 隨機訪問存儲器
    7.2.1 讀寫操作
    7.2.2 定時波形
    7.2.3 存儲器特徵
  7.3 SRAM集成電路
  7.4 SRAM晶元陣列
  7.5 DRAM晶元
    7.5.1 DRAM單元
    7.5.2 DRAM位片
  7.6 DRAM分類
  ……
第8章 電腦設計基礎
第9章 指令集結構
第10章 RISC和CISC中央處理器
第11章 輸入/輸出與通信
第12章 存儲系統
索引

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032