幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

可編程邏輯器件與VHDL設計(全國高等院校儀器儀錶及自動化類十三五規劃教材)

  • 作者：編者:靳鴻
  • 出版社：電子工業
  • ISBN：9787121307751
  • 出版日期：2017/03/01
  • 裝幀：平裝
  • 頁數：173
人民幣：RMB 45 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    由靳鴻主編的《可編程邏輯器件與VHDL設計(全國高等院校儀器儀錶及自動化類十三五規劃教材)》以存儲測試系統的控制模塊為設計對象，在介紹VHDL相關基礎知識的前提下，詳細講解了如何採用VHDL進行控制模塊關鍵子模塊的設計方法。在對VHDL語言的數據對象、類型、數據結構及基本語句進行描述的基礎上，著重將以上基礎內容與實際的控制模塊設計實現相結合，在不斷強化基礎的同時給出了VHDL在工程中的應用實例，對如何根據功能要求進行設計也有相關論述。本書內容豐富，實踐性強，章節之間注重知識整體性，對應用VHDL進行系統設計有較強的指導和參考作用。
    全書共11章，第1-4章是關於測試系統控制模塊設計的基礎理論，第5—7章是VHDL語言的基礎理論，第8-11章是各控制模塊的VHDL設計與實現方法及數字電路中常見的設計方法。
    本書可作為高等院校測控技術與儀器、機械工程及自動化等專業的本科生和研究生教材，也可以供從事電子儀器設計和調試工作的相關工程技術人員自學和參考。
作者介紹
編者:靳鴻
目錄
第1章  緒論
  1.1  集成技術與可編程邏輯器件
    1.1.1  可編程邏輯器件
    1.1.2  CPLD和
  1.2  電子系統設計與
    1.2.1  傳統系統的設計方法
    1.2.2  VHDL與「自頂向下」的設計方法
  1.3  EDA、VHDL及其應用
  1.
    1.3.2  VHDL特點
    1.3.3  VHDL設計流程及應用
第2章  測試系統構成及控制模塊主要功能
  2.1  測試系統的基本組成
    2.1.1  系統模型
    2.1.2  系統基本組成
  2.2  控制模塊的實現形式
    2.2.1  基於可編程邏輯器件的設計與實現
    2.2.2  基於單片機的設計與實現
  2.3  控制模塊主要控制功能
    2.3.1  ADC控制
    2.3.2  存儲器的控制
    2.3.3  介面的控制
  習題
第3章  控制模塊設計方法
  3.1  數字邏輯電路設計方法概述
    3.1.1  通用邏輯器件設計方法
    3.1.2  ASIC及可編程邏輯器件設計方法
  3.2  控制模塊的狀態設計
    3.2.1  狀態圖及其組成
    3.2.2  控制模塊狀態圖設計
  3.3  系統功能模塊劃分與介面
    3.3.1  模塊劃分原則
    3.3.2  功能模塊劃分
    3.3.3  常用介面與匯流排
  習題
第4章  基於VHDL的控制模塊設計流程
  4.1  VHDL設計一般流程
    4.1.1  VHDL實際流程
    4.1.2  模擬軟體
  4.2  設計輸入與功能模擬
    4.2.1  指定設計項目名稱
    4.2.2  創建新的設計文件
    4.2.3  VHDL程序設計
    4.2.4  功能模擬
  4.3  項目編譯與時序模擬
    4.3.1  編譯過程
    4.3.2  編譯器組成及說明
    4.3.3  編譯相關參數選取與設置
    4.3.4  編譯文件
    4.3.5  時序模擬

  4.4  器件下載編程和配置
  習題
第5章  VHDL基礎
  5.1  硬體描述語言概述
  5.2  VHDL的數據對象
    5.2.1  常量
    5.2.2  變數
    5.2.3  信號
  5.3  VHDL的數據類型
    5.3.1  標準的數據類型
    5.3.2  標準邏輯位數據類型
    5.3.3  用戶自定義數據類型
  5.4  VHDL的運算符
    5.4.1  邏輯運算符
    5.4.2  關係運算符
    5.4.3  算術運算符
    5.4.4  並置運算符
  5.5  VHDL的程序結構
    5.5.1  庫及程序包
    5.5.2  實體
    5.5.3  結構體
    5.5.4  配置
  習題
第6章  VHDL語句
  6.1  VHDL程序結構
    6.1.1  VHDL的特點
    6.1.2  VHDL程序結構
  6.2  順序語句
    6.2.1  賦值語句
    6.2.2  IF語句
    6.2.3  CASE語句
    6.2.4  LOOP語句
    6.2.5  WAIT語句
  6.3  並行語句
    6.3.1  進程語句
    6.3.2  塊語句
    6.3.3  並行賦值語句
    6.3.4  元件例化語句
  習題
第7章  基於VHDL的狀態機設計
  7.1  狀態機設計基礎
    7.1.1  狀態機的分類
    7.1.2  狀態機的描述方法
    7.1.3  狀態機的設計步驟
  7.2  NAND Flash塊擦除模塊狀態機設計
  習題
第8章  A/D控制模塊的VHDL設計與實現
  8.1  A/D概述
  8.2  採樣定理
    8.2.1  時域採樣定理

    8.2.2  頻域採樣定理
  8.3  並行
    8.3.1  典型並行A/D——AD7492概述
    8.3.2  並行A/D控制命令
  8.4  串列
    8.4.1  典型的串列A/D—AD7274概述
    8.4.2  串列A/D控制命令
  習題
第9章  存儲器控制模塊的VHDL設計與實現
  9.1  存儲器分類及使用特點
    9.1.1  SRAM存儲器
    9.1.2  FLASH存儲器
    9.1.3  鐵電存儲器
  9.2  SRAM存儲器及其控制
    9.2.1  SRAM基本結構
    9.2.2  SRAM基本操作與VHDL設計
  9.3  Flash存儲器概述
    9.3.1  FLASH的基本結構
    9.3.2  NAND Flash訪問方法
  9.4  FLASH存儲器控制
    9.4.1  Flash擦除
    9.4.2  Flash無效塊檢測
    9.4.3  Flash頁編程
    9.4.4  Flash讀操作
  習題
第10章  非同步串列通信（UART）模塊設計
  10.1  UART協議簡介
    10.1.1  UART介面標準
    10.1.2  UART通信協議
  10.2  UART協議控制器FPGA實現
    10.2.1  UART介面實現原理與方案
    10.2.2  波特率時鐘生成模塊設計
    10.2.3  數據接收/發送邏輯模塊設計
    10.2.4  數據奇偶校驗模塊設計
    10.2.5  串並轉換模塊設計
    10.2.6  數據接收/發送FIFO模塊設計
  10.3  測試模擬與設計調試注意事項
    10.3.1  測試模擬
    10.3.2  設計調試注意事項
  習題
第11章  數字電路開發常用設計方法
  11.1  毛刺現象及消除方法
  11.2  幾種邏輯器件及信號置位清除方法
    11.2.1  觸發器及鎖存器
    11.2.2  信號置位清除方法
  11.3  數字電路中的同步設計
  11.4  數字電路時延電路產生及用法
  11.5  數字電路中的時鐘設計
    11.5.1  全局時鐘
    11.5.2  門控制時鐘

    11.5.3  多級邏輯時鐘
    11.5.4  行波時鐘
    11.5.5  多時鐘系統
  習題
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032