幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

數字電路與系統設計(21世紀高等院校信息與通信工程規劃教材)/高校系列

  • 作者：黃麗亞//楊恆新//朱莉娟//張蘇
  • 出版社：人民郵電
  • ISBN：9787115377388
  • 出版日期：2015/02/01
  • 裝幀：平裝
  • 頁數：361
人民幣：RMB 54 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    由黃麗亞、楊恆新、朱莉娟、張蘇編著的《數字電路與系統設計》按照先組合電路后時序電路、先功能固定器件后功能可編程器件、先電路模塊后系統的思路進行編寫，共分8章。其內容包括數制與碼制、邏輯代數理論及電路實現、組合邏輯電路、觸發器、時序邏輯電路、可編程邏輯器件、數字系統設計基礎、數模轉換和模數轉換。考慮到硬體描述語言VHDL、Verilog易於自學，因此不單獨設章。將HDL語法規範作為附錄。在各章的最後一節都介紹了如何用VHDL描述組合電路、時序電路等，並貫穿于整個教材，達到強化文本方式和描述硬體電路的目的。集成門電路的分類及其邏輯電平也在附錄中做了簡要說明。
    本書可作為高等院校電子信息類、電氣類、自動化類和電腦類等各專業「數字電路與邏輯設計」或「數字電子技術」課程的教材和教學參考書，也可作為相關工程技術人員的參考書。
作者介紹
黃麗亞//楊恆新//朱莉娟//張蘇
目錄
1 數制與碼制
  1.1 數字信號與數字電路概述
    1.1.1 數字信號
    1.1.2 數字電路與系統
  1.2 數制
    1.2.1 數制的基本知識
    1.2.2 常用數制
    1.2.3 數制轉換
  1.3 碼制
    1.3.1 二進位碼
    1.3.2 二一十進(BCD)碼制
  1.4 算術運算與邏輯運算
    1.4.1 算術運算
    1.4.2 邏輯運算
  1.5 HDL
  習題
2 邏輯代數理論及電路實現
  2.1 邏輯代數中的運算
    2.1.1 基本邏輯及運算
    2.1.2 複合邏輯運算
  2.2 邏輯運算的電路實現
    2.2.1 場效應管的開關特性
    2.2.2 CMOS反相器
    2.2.3 其他類型的CMOS門電路
  2.3 邏輯運算的公式
    2.3.1 基本公式
    2.3.2 常用公式
  2.4 邏輯運算的基本規則
    2.4.1 代入規則
    2.4.2 反演規則
    2.4.3 對偶規則
  2.5 邏輯函數的標準形式
  2.6 邏輯函數的化簡
    2.6.1 公式法化簡
    2.6.2 卡諾圖法化簡
  2.7 VHDL描述邏輯門電路
  習題
3 組合邏輯電路
  3.1 SSI構成的組合電路的分析和設計
    3.1.1 組合邏輯電路的分析
    3.1.2 組合邏輯電路的設計
  3.2 常用中規模集成組合邏輯電路（MSI）
    3.2.1 編碼器
    3.2.2 解碼器
    3.2.3 數據選擇器
    3.2.4 數據比較器
    3.2.5 全加器
    3.2.6 基於MSI的組合電路的設計
  3.3 競爭和冒險
    3.3.1 競爭和冒險的概念

    3.3.2 冒險的判別方法
    3.3.3 冒險的消除方法
  3.4 VHDL描述組合邏輯電路
  習題
4 觸發器
  4.1 概述
  4.2 基本SRFF
  4.3 鍾控電位觸發器
    4.3.1 鍾控SR觸發器
    4.3.2 鍾控D觸發器
  4.4 邊沿觸發器
    4.4.1 DFF
    4.4.2 JKFF
    4.4.3 TFF和T』FF
  4.5 集成觸發器的參數
  4.6 觸發器應用舉例
  4.7 VHDL描述觸發器
  習題
5.時序邏輯電路
  5.1 概述
  5.2 寄存器
    5.2.1 移位寄存器工作原理
    5.2.2 MSI移位寄存器
  5.3 計數器
    5.3.1 同步計數器的分析
    5.3.2 同步計數器的設計
    5.3.3 MSI同步計數器
    5.3.4 非同步計數器的分析和設計
    5.3.5 移存型計數器
  5.4 序列信號發生器
  5.5 順序脈衝發生器
  5.6 一般時序邏輯電路的分析
  5.7 一般同步時序電路的設計
  5.8 VHDL描述時序邏輯電路
  習題
6 可編程邏輯器件
  6.1 PLD概述
    6.1.1 PLD的表示方法
    6.1.2 可編程功能的實現
    6.1.3 PLD的製造工藝
    6.1.4 PLD的分類
    6.1.5 PLD的開發流程
  6.2 可編程只讀存儲器（PROM）
    6.2.1 PROM的結構和功能
    6.2.2 ROM的應用
  6.3 可編程邏輯陣列（PLA）和可編程陣列邏輯（PAL）
    6.3.1 PLA的結構與應用
    6.3.2 PAL的結構與應用
  6.4 通用程陣列邏輯（GAL）
    6.4.1 GAL的結構

    6.4.2 GAL的應用
  6.5 複雜可編程邏輯器件（CPLD）
    6.5.1 CPLD的產生
    6.5.2 CPLD的結構
  6.6 現場可編程門陣列（FPGA）
    6.6.1 FPGA的產生背景
    6.6.2 FPGA的結構
    6.7 HDPLD應用舉例
  習題
7 數字系統設計基礎
  7.1 概述
    7.1.1 數字系統的基本模型
    7.1.2 同步數字系統時序約定
    7.1.3 數字系統的設計方法
  7.2 數字系統的描述工具
    7.2.1 寄存器傳輸語言(RTL)
    7.2.2 方框圖
    7.2.3 演算法流程圖
    7.2.4 演算法狀態機(ASM)圖
  7.3 控制器設計
  7.4 數字系統設計及VHDL實現
    7.4.1 二進位乘法器設計
    7.4.2 交通燈管理系統設計
    7.4.3 A/D轉換系統設計
  習題
8 數模轉換和模數轉換
  8.1 數模轉換(D/A)
    8.1.1 數模轉換原理
    8.1.2 常見的DAC結構
    8.1.3 DAC的主要參數和意義
    8.1.4 集成DAC及其應用舉例
  8.2 模數轉換(A/D)
    8.2.1 模數轉換的一般過程
    8.2.2 常見的ADC結構
    8.2.3 ADC的主要參數和意義
    8.2.4 集成ADC及其應用舉例
  習題
附錄1 VHDL簡介
附錄2 VERILOG簡介
附錄3 集成門電路及邏輯電平

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032