幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

Verilog編程藝術(EDA精品智匯館)

  • 作者：魏家明
  • 出版社：電子工業
  • ISBN：9787121220616
  • 出版日期：2014/01/01
  • 裝幀：平裝
  • 頁數：433
人民幣：RMB 79 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    魏家明編著的《Verilog編程藝術(EDA精品智匯館)》深入地探討了Verilog編程，分為七個部分：設計原則、語言特性、書寫文檔、高級設計、時鐘和複位、驗證之路、其他介紹。本書對這些部分做了重點的探討：Verilog編碼風格、Verilog-2001的新特性、簡潔高效的編程、容易出錯的語言元素、可配置設計、時鐘生成、複位設計、驗證方法等。另外，本書還對SystemVerilog做了簡單的介紹。
    《Verilog編程藝術(EDA精品智匯館)》適合具有一定Verilog基礎的人閱讀，可作為ASIC開發人員和管理人員的參考書，也可作為電子類專業研究生的參考書，可以進一步提高讀者的Verilog編程能力。
作者介紹
魏家明
目錄
第一部分  設計原則
第1章  美的設計
  1.1  美學觀點
  1.2  美是修養
  1.3  專業術語
第2章  高效之道
第3章  組織管理
第4章  使用工具
第5章  編碼風格
第二部分  語言特性
第6章  Verilog特性
第7章  常數
第8章  數據類型
第9章  表達式
第10章  賦值操作
第11章  門級和開關級模型
第12章  用戶定義原語
第13章  行為模型
第14章  case語句
第15章  task和function
第16章  調度和賦值
第17章  層次結構
第18章  系統任務和函數
第19章  編譯指令
第20章  Specify塊
第21章  時序檢查
第22章  反標SDF
第23章  編程語言介面
第24章  綜合指令
第三部分  書寫文檔
第25章  書寫文檔
第26章  GPIO應用文檔
第27章  GPIO設計文檔
第四部分  高級設計
第28章  使用IP
第29章  代碼優化
第30章  狀態機設計
第31章  可配置設計
第32章  可測性設計
第五部分  時鐘和複位
第33章  非同步時序
第34章  時鐘生成
第35章  時鐘例子
第36章  複位設計
第六部分  驗證之路
第37章  驗證之路
第七部分  其他介紹
第38章  SystemVerilog特性
參考文獻
關於版權

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032