幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

電腦系統基礎--基於IA-32體系結構(新工科建設之路電腦類規劃教材)

  • 作者：編者:崔麗群|責編:孟宇
  • 出版社：電子工業
  • ISBN：9787121391422
  • 出版日期：2020/09/01
  • 裝幀：平裝
  • 頁數：224
人民幣：RMB 49 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書以高級語言程序的開發和運行過程為主線，採用循序漸進、深入淺出的方法，介紹與電腦系統相關的核心概念，將程序執行每個環節所涉及的硬體和軟體關聯起來，幫助讀者建立一個完整的電腦系統層次結構框架。
    本書採用IA-32體系結構的電腦系統，通過反彙編工具，將高級語言、彙編語言、機器代碼及其執行進行關聯，實現對程序的跟蹤和調試。本書共分7章，主要內容包括電腦系統概述、數據的機器級表示與處理、層次結構存儲系統、指令系統和程序的機器級表示、CPU結構和程序執行、異常和中斷及輸入/輸出系統。
    本書概念清楚、通俗易懂、實例豐富，與當代電腦技術相結合，可作為高等院校的「電腦硬體技術」「電腦組成原理」等課程的教材和參考書，也可以作為電腦及相關專業的電腦系統方面的基礎教材或電腦技術人員的參考書。
作者介紹
編者:崔麗群|責編:孟宇
目錄
第1章  電腦系統概述
  1.1  電腦的發展歷程
  1.2  電腦系統的基本組成
    1.2.1  馮·諾依曼電腦的基本結構
    1.2.2  現代電腦的基本組成
    1.2.3  電腦的工作過程
  1.3  電腦系統的層次結構
  1.4  電腦系統的性能評價指標
  1.5  本章小結
  習題1
第2章  數據的機器級表示與處理
  2.1  數制和編碼
    2.1.1  進位計數制
    2.1.2  電腦中的編碼
    2.1.3  無符號數和有符號數
    2.1.4  定點數與浮點數
  2.2  定點數的表示
    2.2.1  定點數的編碼表示
    2.2.2  C語言中的整數
  2.3  浮點數的表示
    2.3.1  浮點數的基本概念
    2.3.2  IEEE 754標準
    2.3.3  C語言中的浮點數
  2.4  數據的存儲
  2.5  定點數的基本運算
    2.5.1  定點數加/減法運算
    2.5.2  定點數乘/除法運算
  2.6*  浮點數的基本運算
    2.6.1  浮點數加/減法運算
    2.6.2  浮點數乘/除法運算
  2.7  本章小結
  習題2
第3章  層次結構存儲系統
  3.1  存儲器技術
    3.1.1  存儲器概述
    3.1.2  存儲器的層次結構
    3.1.3  存儲器技術
  3.2  主存儲器
    3.2.1  主存儲器的結構和基本操作
    3.2.2  主存儲器的組成與控制
    3.2.3  主存儲器的讀/寫操作
  3.3  高速緩衝存儲器（Cache）
    3.3.1  程序訪問的局部性
    3.3.2  Cache的基本工作原理
    3.3.3  Cache地址映射
    3.3.4  Cache替換演算法
    3.3.5  Cache設計考慮因素
  3.4  虛擬存儲管理
    3.4.1  虛擬存儲器
    3.4.2  存儲管理

  3.5  IA-32系統地址轉換
    3.5.1  邏輯地址向線性地址的轉換
    3.5.2  線性地址向物理地址的轉換
  3.6  本章小結
  習題3
第4章  指令系統和程序的機器級表示
  4.1  機器指令
    4.1.1  機器指令與彙編指令的關係
    4.1.2  指令的一般格式
  4.2  寄存器組織
    4.2.1  通用寄存器
    4.2.2  專用寄存器
    4.2.3  段寄存器
    4.2.4*  浮點寄存器棧和多媒體擴展寄存器組
  4.3  存儲器組織
    4.3.1  存儲模型
    4.3.2  工作方式
    4.3.3  邏輯地址
  4.4  數據類型及格式
  4.5  IA-32數據定址方式
    4.5.1  立即數定址
    4.5.2  寄存器定址
    4.5.3  存儲器定址
  4.6  IA-32指令系統
    4.6.1  指令格式
    4.6.2  數據傳送指令
    4.6.3  算術運算指令
    4.6.4  位操作指令
    4.6.5  控制轉移指令
  4.7  程序的機器級表示
    4.7.1  過程調用的機器級表示
    4.7.2*  選擇結構的機器級表示
    4.7.3*  循環結構的機器級表示
  4.8  本章小結
  習題4
第5章  CPU結構和程序執行
  5.1  程序執行概述
    5.1.1  指令的執行過程
    5.1.2  指令周期
  5.2  CPU結構和工作原理
    5.2.1  CPU的功能
    5.2.2  CPU的主要寄存器
    5.2.3  CPU的結構和工作原理
  5.3  數據通路
    5.3.1  數據通路的基本結構
    5.3.2  單匯流排數據通路
    5.3.3  多匯流排數據通路
  5.4  指令流水線
    5.4.1  指令流水線的基本原理
    5.4.2  CISC指令集和RISC指令集

    5.4.3  流水線冒險及其解決方法
    5.4.4*  流水線多發技術
  5.5  本章小結
  習題5
第6章  異常和中斷
  6.1  異常和中斷概述
    6.1.1  異常和中斷的基本概念
    6.1.2  異常和中斷的分類
    6.1.3  異常和中斷的作用
  6.2  異常和中斷的響應
  6.3  IA-32的CPU中斷管理
    6.3.1  中斷向量表
    6.3.2  IA-32的中斷描述符表
  6.4*  8259A中斷控制器
    6.4.1  8259A的功能
    6.4.2  8259A的內部結構
    6.4.3  中斷源識別與中斷優先順序
    6.4.4  8259A的工作方式
    6.4.5  8259A的工作過程
  6.5  中斷程序設計及響應過程舉例
    6.5.1  中斷程序設計
    6.5.2  中斷響應過程舉例
  6.6  本章小結
  習題6
第7章  輸入/輸出系統
  7.1  輸入/輸出系統概述
  7.2  輸入/輸出硬體系統
    7.2.1  輸入/輸出介面功能
    7.2.2  輸入/輸出介面結構
    7.2.3  輸入/輸出設備的匯流排連接
    7.2.4  輸入/輸出介面的定址方式
  7.3  輸入/輸出軟體系統
    7.3.1  輸入/輸出軟體系統任務與工作過程
    7.3.2  內核空間輸入/輸出軟體
    7.3.3  用戶空間輸入/輸出軟體
  7.4  CPU與外設的數據交換方式
    7.4.1  程序查詢方式
    7.4.2  程序中斷方式
    7.4.3  DMA方式
  7.5  本章小結
  習題7
附錄A  OllyDbg反彙編工具
主要參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032