幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

電腦組成原理與介面技術--基於MIPS架構實驗教程(第2版高等學校電子信息類專業系列教材)

  • 作者：編者:左冬紅
  • 出版社：清華大學
  • ISBN：9787302512622
  • 出版日期：2019/01/01
  • 裝幀：平裝
  • 頁數：570
人民幣：RMB 99 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    左冬紅編著的《電腦組成原理與介面技術--基於MIPS架構實驗教程》配合《電腦組成原理與介面技術——基於MIPS架構》一書而編寫，特點是以實驗為主，在簡要介紹基本原理的基礎上，詳細地闡述了各個實驗設計、實現等具體過程。本書實驗內容分為三部分：MIPS彙編程序設計、基於FPGA的原型電腦系統設計以及基於IP核的嵌入式電腦系統設計。本書介紹了MIPS模擬器QtSpim、Mars，Xilinx FPGA開發套件Vivado、SDK等開發工具的使用，並通過一個個具體實驗案例，幫助讀者在掌握基本原理的基礎上，動手實踐電腦軟硬體介面技術。同時，本書還在各類實驗案例基礎上設置了不同難易程度的實驗任務及思考題，可以滿足不同層次的學習需求。
作者介紹
編者:左冬紅
    左冬紅，博士，華中科技大學湖北省智能互聯網技術重點實驗室現代網路通信技術研究室教師。主要研究領域為無線網路技術、流媒體分發技術、嵌入式家庭媒體網關設備等。歷年承擔「微機原理與介面技術」、「數字電子技術」等課程的教學工作，多次承擔華中科技大學「微機原理與介面技術」課程相關的教學改革研究項目，並於2013年承擔了湖北省教學改革研究項目——「微處理器與介面技術課程建設」。發表與微機原理及介面技術相關的教學改革研究論文多篇。
目錄
第1篇  MIPS彙編程序設計
第1章  QtSpim彙編程序開發環境
  1.1  QtSpim簡介
  1.2  QtSpim菜單欄簡介
    1.2.1  File菜單
    1.2.2  Simulator菜單
    1.2.3  其餘菜單
  1.3  QtSpim彙編、調試程序示例
    1.3.1  QtSpim用戶程序入口
    1.3.2  QtSpim彙編查錯
    1.3.3  QtSpim查看程序存儲映像
    1.3.4  QtSpim調試查錯
第2章  MARS彙編程序開發環境
  2.1  MARS界面簡介
  2.2  MARS菜單欄簡介
    2.2.1  File菜單
    2.2.2  Run菜單
    2.2.3  Settings菜單
  2.3  MARS彙編、調試程序
    2.3.1  彙編語言源程序編輯
    2.3.2  彙編器
    2.3.3  查看程序存儲映像
    2.3.4  運行程序
第3章  MIPS彙編語言
  3.1  MIPS彙編程序結構
  3.2  系統功能調用
  3.3  偽指令
  3.4  常用宏彙編指令
第4章  MIPS彙編語言程序示例
  4.1  常用C語句彙編指令實現示例
    4.1.1  if語句
    4.1.2  while語句
    4.1.3  for語句
    4.1.4  switch語句
  4.2  子程序設計示例
    4.2.1  子程序結構
    4.2.2  遞歸子程序設計
  4.3  MIPS彙編語言程序設計實驗任務
  4.4  思考題
第2篇  基於FPGA的原型電腦系統設計
第5章  Vivado開發工具簡介
  5.1  FPGA設計流程簡介
  5.2  EDA工具Vivado簡介
第6章  單周期類MIPS微處理器實驗
  6.1  簡單指令集MIPS微處理器設計
    6.1.1  MIPS微處理器數據通路
    6.1.2  MIPS微處理器控制器
  6.2  簡單指令集MIPS微處理器各模塊實現方案
    6.2.1  存儲器
    6.2.2  寄存器文件

    6.2.3  運算電路
    6.2.4  多路復用器
    6.2.5  位寬擴展
    6.2.6  控制器
  6.3  MIPS微處理器實驗實現過程示例
    6.3.1  實驗環境
    6.3.2  創建工程
    6.3.3  基於IP核新建存儲器模塊
    6.3.4  Verilog語言描述其餘模塊
    6.3.5  模塊功能模擬
    6.3.6  頂層模塊
    6.3.7  RTL分析
    6.3.8  引腳約束
    6.3.9  整體模擬
    6.3.10  MIPS微處理器綜合
    6.3.11  debug IP核插入
    6.3.12  MIPS微處理器實現
    6.3.13  下載編程及測試
  6.4  實驗任務
  6.5  思考題
第7章  存儲器映像IO介面設計
  7.1  存儲器映像IO介面原理
  7.2  存儲器映像IO介面實現方案
  7.3  實驗示例
    7.3.1  實驗設備簡介
    7.3.2  新建項目並添加原有代碼
    7.3.3  新建IO介面模塊Verilog代碼
    7.3.4  IO介面模塊模擬
    7.3.5  IO介面模塊集成
    7.3.6  彙編源程序示例
    7.3.7  輸入/輸出設備引腳約束
    7.3.8  下載編程測試
  7.4  實驗任務
  7.5  思考題
第8章  VGA介面設計
  8.1  VGA介面顯示原理
    8.1.1  VGA介面時序
    8.1.2  VGA顯示控制器
  8.2  VGA控制器實現
    8.2.1  顯示存儲器
    8.2.2  計數器
    8.2.3  控制邏輯
    8.2.4  顯示存儲器地址產生
    8.2.5  視頻數據復用器
    8.2.6  像素時鐘產生
  8.3  實驗示例
    8.3.1  實驗要求
    8.3.2  實驗板VGA介面簡介
    8.3.3  創建工程並添加已有設計代碼
    8.3.4  顯示存儲器模塊

    8.3.5  計數器模塊
    8.3.6  控制邏輯模塊
    8.3.7  顯示存儲器地址產生模塊
    8.3.8  VGA控制器模塊
    8.3.9  像素時鐘產生模塊
    8.3.10  修改IO介面模塊
    8.3.11  頂層模塊集成
    8.3.12  彙編控製程序
    8.3.13  整體功能模擬
    8.3.14  下載編程測試
  8.4  實驗任務
  8.5  思考題
第3篇  基於IP核的嵌入式電腦系統軟硬體設計
第9章  MicroBlaze嵌入式系統平台
  9.1  MicroBlaze軟核微處理器
    9.1.1  MicroBlaze基本結構
    9.1.2  MicroBlaze中斷系統
    9.1.3  MicroBlaze匯流排結構
  9.2  standalone操作系統
第10章  嵌入式最小系統建立流程
  10.1  嵌入式最小系統硬體構成
  10.2  最小系統硬體平台搭建
  10.3  SDK Hello World程序設計
  10.4  下載編程測試
  10.5  實驗任務
  10.6  思考題
第11章  C語言數據類型
  11.1  C語言常見數據類型
  11.2  實驗示例
    11.2.1  C語言數據類型測試工程
    11.2.2  C語言數據類型程序調試
  11.3  實驗任務
  11.4  思考題
第12章  程序控制並行IO介面
  12.1  並行輸入/輸出設備
  12.2  GPIO IP核工作原理
  12.3  並行介面電路原理框圖
  12.4  GPIO IP核配置
    12.4.1  添加GPIO IP核
    12.4.2  GPIO IP核屬性配置
    12.4.3  並行外設GPIO IP核配置示例
    12.4.4  GPIO API函數簡介
  12.5  Xilinx C IO讀寫函數
  12.6  實驗示例
    12.6.1  實驗要求
    12.6.2  電路原理框圖
    12.6.3  硬體平台搭建
    12.6.4  介面軟體開發
    12.6.5  IO讀寫函數程序代碼
    12.6.6  API函數程序代碼

    12.6.7  實驗現象
  12.7  實驗任務
  12.8  思考題
第13章  中斷方式並行介面
  13.1  中斷系統相關IP核
    13.1.1  AXI INTC中斷控制器
    13.1.2  AXI Timer定時計數器
  13.2  中斷相關IP核配置
    13.2.1  中斷控制器配置
    13.2.2  GPIO IP核中斷配置
    13.2.3  定時計數器配置
  13.3  IP核API函數
    13.3.1  中斷控制器API函數
    13.3.2  定時計數器API函數
  13.4  中斷程序設計
    13.4.1  總中斷服務程序
    13.4.2  中斷程序構成
  13.5  實驗示例
    13.5.1  實驗要求
    13.5.2  硬體電路原理框圖
    13.5.3  硬體平台建立
    13.5.4  軟體設計
    13.5.5  IO讀寫函數程序代碼
    13.5.6  API函數程序代碼
    13.5.7  實現現象
  13.6  實驗任務
  13.7  思考題
第14章  並行存儲器介面
  14.1  並行RAM存儲晶元
    14.1.1  非同步SRAM存儲晶元
    14.1.2  DDR2 SDRAM存儲晶元
  14.2  存儲器介面IP核
    14.2.1  AXI外部存儲控制器EMC
    14.2.2  存儲器介面生成器IP核MIG
  14.3  非同步SRAM實驗示例
    14.3.1  實驗要求
    14.3.2  電路原理框圖
    14.3.3  硬體平台搭建
    14.3.4  SRAM存儲器讀寫測試軟體
    14.3.5  實驗現象
    14.3.6  任意指定存儲單元讀寫程序設計
  14.4  DDR2 SDRAM實驗示例
    14.4.1  實驗要求
    14.4.2  電路原理框圖
    14.4.3  硬體平台搭建
    14.4.4  DDR2 SDRAM存儲器讀寫測試軟體
    14.4.5  實驗現象
    14.4.6  任意指定存儲單元讀寫程序設計
  14.5  實驗任務
  14.6  思考題

第15章  串列介面
  15.1  串列通信協議簡介
    15.1.1  UART串列通信協議
    15.1.2  SPI串列通信協議
    15.1.3  Quad SPI協議
  15.2  串列通信介面IP核原理
    15.2.1  Uartlite IP核
    15.2.2  Quad SPI IP核
  15.3  串列通信IP核配置
    15.3.1  Uartlite IP核配置
    15.3.2  Quad SPI IP核配置
  15.4  SPI介面外設
    15.4.1  DA模塊
    15.4.2  AD模塊
  15.5  IP核API函數
    15.5.1  Uartlite API函數
    15.5.2  Quad SPI API函數
  15.6  實驗示例
    15.6.1  UART通信
    15.6.2  SPI介面DA轉換
    15.6.3  SPI介面AD轉換
  15.7  實驗任務
  15.8  思考題
第16章  DMA技術
  16.1  DMA控制器簡介
    16.1.1  CDMA IP核基本結構
    16.1.2  CDMA IP核寄存器
    16.1.3  CDMA IP核簡單DMA傳輸流程
  16.2  實驗示例
    16.2.1  實驗要求
    16.2.2  硬體電路原理框圖
    16.2.3  硬體平台
    16.2.4  存儲器到存儲器DMA傳輸控製程序
    16.2.5  存儲器到IO介面數據傳輸控製程序
    16.2.6  IO介面到存儲器DMA數據傳輸控製程序
    16.2.7  實驗現象
  16.3  實驗任務
  16.4  思考題
第17章  自定義AXI匯流排從設備介面IP核
  17.1  AXI匯流排從設備IP核創建流程和代碼框架
    17.1.1  AXI匯流排從設備IP核創建流程
    17.1.2  自定義IP核代碼框架
  17.2  自定義AXI匯流排簡單並行IO介面IP核實驗示例
    17.2.1  實驗要求
    17.2.2  並行介面IP核設計
    17.2.3  並行介面IP核測試嵌入式系統
  17.3  自定義AXI匯流排UART串列介面IP核實驗示例
    17.3.1  實驗要求
    17.3.2  實驗條件
    17.3.3  UART串列介面IP核設計

    17.3.4  UART IP核測試嵌入式系統
  17.4  自定義AXI匯流排語音輸入/輸出介面IP核實驗示例
    17.4.1  實驗要求
    17.4.2  實驗條件
    17.4.3  PDM語音輸入IP核設計
    17.4.4  PWM語音輸出IP核設計
    17.4.5  語音輸入/輸出IP核測試嵌入式系統
  17.5  實驗任務
  17.6  思考題
第18章  VGA顯示介面
  18.1  VGA介面控制器TFT IP核
    18.1.1  工作原理
    18.1.2  TFT IP核配置
    18.1.3  TFT IP核API函數
  18.2  VGA介面嵌入式系統
  18.3  實驗示例
    18.3.1  實驗要求
    18.3.2  硬體平台搭建
    18.3.3  IO讀寫函數輸出圖形程序示例
    18.3.4  API函數輸出字元程序示例
    18.3.5  IO讀寫函數輸出圖像程序示例
    18.3.6  實驗現象
  18.4  實驗任務
  18.5  思考題
第19章  感測器
  19.1  溫度感測器ADT
    19.1.1  ADT7420結構
    19.1.2  ADT7420寄存器
    19.1.3  ADT7420寫入數據時序
    19.1.4  ADT7420讀取數據時序
    19.1.5  複位流程
    19.1.6  INT和CT輸出
  19.2  加速度感測器ADXL
    19.2.1  ADXL362基本結構
    19.2.2  ADXL362寄存器
    19.2.3  ADXL362 SPI介面命令
    19.2.4  配置流程
  19.3  AXI IIC IP核
    19.3.1  AXI IIC IP核基本結構
    19.3.2  AXI IIC IP核寄存器
    19.3.3  數據傳輸控制流程
  19.4  XADC IP核
    19.4.1  XADC IP核基本結構
    19.4.2  XADC IP核寄存器
    19.4.3  外部模擬信號輸入電路
  19.5  溫度和加速度測量實驗示例
    19.5.1  實驗要求
    19.5.2  電路原理框圖
    19.5.3  硬體平台搭建
    19.5.4  IO讀寫函數溫度監測程序示例

    19.5.5  IO讀寫函數加速度監測程序示例
    19.5.6  實驗現象
  19.6  XADC 4路AD轉換實驗示例
    19.6.1  實驗要求
    19.6.2  電路原理框圖
    19.6.3  硬體平台搭建
    19.6.4  API函數XADC控製程序示例
    19.6.5  實驗現象
  19.7  實驗任務
  19.8  思考題
附錄
附錄ANexys4 DDR實驗板簡介
  A.1  Nexys4 DDR實驗板整體布局
  A.2  電源模塊
  A.3  FPGA編程模式
  A.4  存儲器
  A.51  00/10Mbps乙太網介面
  A.6  USB轉UART介面
  A.7  USB HID host介面
  A.8  VGA介面
  A.9  基本IO介面
  A.10  PMOD介面
  A.11  Micro SD卡插槽
  A.12  溫度感測器
  A.13  加速度感測器
  A.14  數字語音輸入
  A.15  單聲道數字語音輸出
附錄BNexys4 DDR實驗板Vivado引腳約束文件
附錄CNexys4實驗板簡介
  C.1  Nexys4實驗板整體布局
  C.2  Nexys4存儲器
附錄DNexys4實驗板Vivado引腳約束文件
附錄ENexys4和Nexys4 DDR實驗板描述文件安裝
附錄FNexys4 DDR實驗板外設介面電路原理圖
附錄GNexys4實驗板外設介面電路原理圖
附錄H乙太網介面Echo Server工程示例
  H.1  搭建具有乙太網的嵌入式系統硬體平台
  H.2  TCP/IP Server常式
  H.3  實驗現象
附錄I實驗報告要求
附錄J實驗報告範例——MIPS彙編程序設計

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032