幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

電腦體系結構基礎(第2版電腦類專業系統能力培養系列教材)

  • 作者：胡偉武//蘇孟豪//王煥東//汪文祥//章隆兵等
  • 出版社：機械工業
  • ISBN：9787111605485
  • 出版日期：2018/08/01
  • 裝幀：平裝
  • 頁數：306
人民幣：RMB 55 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    胡偉武著的《電腦體系結構基礎》由國內從事微處理器設計的一線科研人員編寫而成。作者從微處理器設計的角度出發，充分考慮電腦體系結構的學科完整性，強調體系結構、基礎軟體、電路和器件的融會貫通。全書共分12章，包括指令系統結構、電腦硬體結構、CPU微結構、並行處理結構、電腦性能分析等主要內容，重點放在作為軟硬體界面的指令系統結構，以及包含CPU、GPU、南北橋協同的電腦硬體結構。
    本書可作為高等學校「電腦體系結構」課程的本科生教材，同時也適合相關專業研究生或電腦技術人員參考閱讀。
作者介紹
胡偉武//蘇孟豪//王煥東//汪文祥//章隆兵等
    胡偉武，1991年本科畢業於中國科學技術大學，1996年于中國科學院計算技術研究所獲工學博士學位。現任中國科學院計算技術研究所研究員、博士生導師、總工程師。中科院百人計劃入選者，國家傑出青年基金獲得者。國家自然科學基金委員會信息領域咨詢專家、國家「核高基」科技重大專項實施專家。十一屆全國人大代表，全國青聯常委。主要研究方向為電腦系統結構和微處理器設計，作為總設計師成功研製多款國產龍芯高性能通用CPU。主持國家自然科學基金、國家863高技術研究、國家「核高基」科技重大專項、中國科學院知識創新工程等項目10余項。出版專著和教材2部，發表科研論文50余篇，獲國家發明專利20多項。曾獲得全國青年五四獎章、中國科學院傑出科技成就獎、中國科學院教學成果一等獎、全國首屆優秀博士論文獎、光華工程科技獎、中國青年科技獎等。
目錄
叢書序言
推薦序
自序
前言
第一部分  引言
第1章  引言
  1.1  電腦體系結構的研究內容
    1.1.1  一以貫之
    1.1.2  什麼是電腦
    1.1.3  電腦的基本組成
  1.2  衡量電腦的指標
    1.2.1  電腦的性能
    1.2.2  電腦的價格
    1.2.3  電腦的功耗
  1.3  電腦體系結構的發展
    1.3.1  摩爾定律和工藝的發展
    1.3.2  電腦應用和體系結構
    1.3.3  電腦體系結構發展
  1.4  體系結構設計的基本原則
    1.4.1  平衡性
    1.4.2  局部性
    1.4.3  並行性
    1.4.4  虛擬化
  1.5  本章小結
  習題
第二部分  指令系統結構
第2章  指令系統
  2.1  指令系統簡介
  2.2  指令系統設計原則
  2.3  指令系統發展歷程
    2.3.1  指令集的演變
    2.3.2  存儲管理的演變
    2.3.3  運行級別的演變
  2.4  指令集結構
    2.4.1  地址空間
    2.4.2  操作數
    2.4.3  指令操作和編碼
  2.5  RISC指令集比較
    2.5.1  指令格式比較
    2.5.2  定址方式比較
    2.5.3  公共指令功能
    2.5.4  不同指令系統的特色
  2.6  C語言的機器表示
    2.6.1  過程調用
    2.6.2  流程式控制制語句
  2.7  本章小結
  習題
第3章  特權指令系統
  3.1  特權指令系統簡介
  3.2  異常與中斷

    3.2.1  異常分類
    3.2.2  異常處理
    3.2.3  中斷
  3.3  存儲管理
    3.3.1  存儲管理的原理
    3.3.2  TLB的結構和使用
    3.3.3  TLB異常的處理
  3.4  本章小結
  習題
第4章  軟硬體協同
  4.1  函數調用規範
    4.1.1  MIPS ABI整數寄存器約定
    4.1.2  MIPS ABI函數調用約定
    4.1.3  MIPS堆棧布局
  4.2  中斷的生命周期
  4.3  系統調用過程
  4.4  同步與通信
    4.4.1  基於互斥的同步機制
    4.4.2  非阻塞的同步機制
  4.5  本章小結
  習題
  三部分  電腦硬體結構
第5章  電腦組成原理和結構
  5.1  馮·諾依曼結構
  5.2  電腦的組成部件
    5.2.1  運算器
    5.2.2  控制器
    5.2.3  存儲器
    5.2.4  輸入/輸出設備
  5.3  電腦系統硬體結構發展
    5.3.1  CPU-GPU-北橋-南橋四片結構
    5.3.2  CPU-北橋-南橋三片結構
    5.3.3  CPU-弱北橋-南橋三片結構
    5.3.4  CPU-南橋兩片結構
    5.3.5  SoC單片結構
  5.4  處理器和IO設備間的通信
    5.4.1  IO寄存器定址
    5.4.2  處理器和IO設備之間的同步
    5.4.3  存儲器和IO設備之間的數據傳送
    5.4.4  龍芯3A3000+7A1000橋片系統中的CPU、GPU、DC通信
  5.5  本章小結
  習題
第6章  電腦匯流排介面技術
  6.1  匯流排概述
  6.2  匯流排分類
  6.3  片上匯流排
  6.4  內存匯流排
  6.5  系統匯流排
    6.5.1  HyperTransport匯流排
    6.5.2  HT包格式

  6.6  設備匯流排
    6.6.1  PCIE匯流排
    6.6.2  PCIE包格式
  6.7  本章小結
  習題
第7章  電腦系統啟動過程分析
  7.1  處理器核初始化
    7.1.1  處理器複位
    7.1.2  調試介面初始化
    7.1.3  TLB初始化
    7.1.4  Cache初始化
  7.2  匯流排介面初始化
    7.2.1  內存初始化
    7.2.2  IO匯流排初始化
  7.3  設備的探測及驅動載入
  7.4  多核啟動過程
    7.4.1  初始化時的多核協同
    7.4.2  操作系統啟動時的多核喚醒
    7.4.3  核間同步與通信
  7.5  本章小結
  習題
第四部分  CPU的微結構
第8章  運算器設計
  8.1  二進位與邏輯電路
    8.1.1  電腦中數的表示
    8.1.2  MOS晶體管工作原理
    8.1.3  CMOS邏輯電路
  8.2  簡單運算器設計
    8.2.1  定點補碼加法器
    8.2.2  減法運算實現
    8.2.3  比較運算實現
    8.2.4  移位器
  8.3  定點補碼乘法器
    8.3.1  補碼乘法器
    8.3.2  Booth乘法器
    8.3.3  華萊士樹
  8.4  本章小結
  習題
第9章  指令流水線
  9.1  單周期處理器
  9.2  流水線處理器
  9.3  指令相關和流水線衝突
    9.3.1  數據相關引發的衝突及解決辦法
    9.3.2  控制相關引發的衝突及解決方法
    9.3.3  結構相關引發的衝突及解決辦法
  9.4  流水線與異常處理
  9.5  提高流水線效率的技術
    9.5.1  多發射數據通路
    9.5.2  動態調度
    9.5.3  轉移預測

    9.5.4  高速緩存
  9.6  本章小結
  習題188第五部分  並行處理結構
第10章  並行編程基礎
  10.1  程序的並行行為
    10.1.1  指令級並行性
    10.1.2  數據級並行性
    10.1.3  任務級並行性
  10.2  並行編程模型
    10.2.1  單任務數據並行模型
    10.2.2  多任務共享存儲編程模型
    10.2.3  多任務消息傳遞編程模型
    10.2.4  共享存儲與消息傳遞編程模型的編程複雜度
  10.3  典型並行編程環境
    10.3.1  數據並行SIMD編程
    10.3.2  POSIX編程標準
    10.3.3  OpenMP標準
    10.3.4  消息傳遞編程介面
  習題
第11章  多核處理結構
  11.1  多核處理器的發展演化
  11.2  多核處理器的訪存結構
    11.2.1  通用多核處理器的片上Cache結構
    11.2.2  存儲一致性模型
    11.2.3  Cache一致性協議
  11.3  多核處理器的互連結構
  11.4  多核處理器的同步機制
  11.5  典型多核處理器
    11.5.1  龍芯3號多核處理器
    11.5.2  Intel SandyBridge架構
    11.5.3  IBM Cell處理器
    11.5.4  NVID GPU
    11.5.5  Tile64處理器
  習題
第六部分  系統評價與性能分析
第12章  電腦系統評價和性能分析
  12.1  電腦系統性能評價指標
    12.1.1  電腦系統常用性能評價指標
    12.1.2  並行系統的性能評價指標
  12.2  測試程序集
    12.2.1  微基準測試程序
    12.2.2  SPEC CPU基準測試程序
    12.2.3  並行系統基準測試程序
    12.2.4  其他常見的基準測試程序集
  12.3  性能分析方法
    12.3.1  分析建模的方法
    12.3.2  模擬建模的方法和模擬器
    12.3.3  性能測量的方法
  12.4  性能測試和分析實例
    12.4.1  動態執行指令的數目和分類

    12.4.2  SPEC CPU基準測試程序的分值對比
    12.4.3  動態執行指令數對比
    12.4.4  IPC對比
    12.4.5  分支誤預測率和分支吞吐率對比
    12.4.6  存儲訪問延遲對比
    12.4.7  存儲訪問操作的併發性
    12.4.8  併發操作性對比
  習題
總結：什麼是電腦體系結構
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032